不是您想寻找的产品？
提问
在下面提交您的问题，我们将从 ADI 的知识库中给出最佳答案:
搜索
您可以在其他地方找到帮助
特性
- 信噪比(SNR)：79.9 dBFS（16 MHz，VREF = 1.4 V）
- 信噪比(SNR)：78.1 dBFS（64 MHz，VREF = 1.4 V）
- 无杂散动态范围(SFDR)：86 dBc（至奈奎斯特频率，VREF= 1.4 V）
- JESD204B Subclass 1编码串行数字输出
- 灵活的模拟输入范围：2.0 V p-p至2.8 V p-p
- 1.8 V电源供电
- 低功耗： 125 MSPS、2通道时每通道功耗为197 mW
- 差分非线性(DNL) = ±0.6 LSB (VREF = 1.4 V)
积分非线性(INL) = ±4.5 LSB (VREF = 1.4 V) - 650 MHz全功率模拟输入带宽
- 串行端口控制
全芯片及单一通道省电模式
生成内置及用户自定义数字测试码
多芯片同步和时钟分频器
待机模式
.svg?rev=fd385c90e2cf4716ae9a8c8d20e6b8e3&la=zh&h=24&w=24&hash=7CDDC996281D9E966D391D97E93C6727){kind=icon}
该ADC要求采用1.8 V单电源供电以及LVPECL/CMOS/LVDS兼容型采样速率时钟信号，以便充分发挥其工作性能。无需外部基准电压源或驱动器件即可满足许多应用需求。
它还支持独立关断各通道；禁用所有通道时，典型功耗低于2 mW。该ADC内置多种功能特性，可使器件的灵活性达到较佳、系统成本较低，例如可编程输出时钟与数据对准、生成数字测试码等。可获得的数字测试码包括内置固定码和伪随机码，以及通过串行端口接口(SPI)输入的用户自定义测试码。
AD9656采用符合RoHS标准的56引脚LFCSP封装。
额定温度范围为-40°C至+85°C工业温度范围。
产品特色
- 尺寸小巧。一个小型8 mm x 8 mm封装中集成4个ADC。
- 片内锁相环(PLL)允许用户提供单个ADC采样时钟，对应的JESD204B数据速率时钟由PLL乘以该ADC采样时钟产生
- 可配置的JESD204B输出模块支持每通道最高6.4 Gbps的采样速率。
- JESD204B输出模块支持1/2/4通道配置
- 低功耗：2通道、125 MSPS时每通道功耗为198 mW。
- SPI控制提供丰富灵活的特性，可满足各种特定系统的需求
应用
- 医疗成像
- 高速成像
- 正交无线电接收机
- 分集无线电接收机
- 便携式测试设备
提问
在下面提交您的问题，我们将从 ADI 的知识库中给出最佳答案:
搜索
您可以在其他地方找到帮助
{{modalTitle}}
{{modalDescription}}
{{dropdownTitle}}
- {{defaultSelectedText}} {{#each projectNames}}
- {{name}} {{/each}} {{#if newProjectText}}
-
{{newProjectText}}
{{/if}}
{{newProjectTitle}}
{{projectNameErrorText}}
AD9656
文档
筛查
1 应用
-
全部
-
数据手册
-
信息
-
技术文章
-
全部
-
英文
-
中文
-
日文
数据手册
1
信息
3
HTML
HTML
HTML
技术文章
3
HTML
HTML
HTML
产品技术资料帮助
ADI公司所提供的资料均视为准确、可靠。但本公司不为用户在应用过程中侵犯任何专利权或第三方权利承担任何责任。技术指标的修改不再另行通知。本公司既没有含蓄的允许，也不允许借用ADI公司的专利或专利权的名义。本文出现的商标和注册商标所有权分别属于相应的公司。
参考资料
ADI 始终高度重视提供符合最高质量和可靠性水平的产品。我们通过将质量和可靠性检查纳入产品和工艺设计的各个范围以及制造过程来实现这一目标。出货产品的“零缺陷”始终是我们的目标。查看我们的质量和可靠性计划和认证以了解更多信息。
| 产品型号 | 引脚/封装图-中文版 | 文档 | CAD 符号，脚注和 3D模型 |
|---|---|---|---|
| AD9656BCPZ-125 |
56-Lead LFCSP (8mm x 8mm w/ EP)
|
|
|
| AD9656BCPZRL7-125 |
56-Lead LFCSP (8mm x 8mm w/ EP)
|
|
- AD9656BCPZ-125
- 引脚/封装图-中文版
-
56-Lead LFCSP (8mm x 8mm w/ EP)
- 文档
-
HTML
Material Declaration
-
HTML
Reliablity Data
- CAD 符号，脚注和 3D模型
-
Ultra Librarian
-
SamacSys
- AD9656BCPZRL7-125
- 引脚/封装图-中文版
-
56-Lead LFCSP (8mm x 8mm w/ EP)
- 文档
-
HTML
Material Declaration
-
HTML
Reliablity Data
- CAD 符号，脚注和 3D模型
-
Ultra Librarian
-
SamacSys
根据型号筛选
产品型号
产品生命周期
PCN
1月 18, 2017
- 16_0079
AD9656 Datasheet Specification Updates
AD9656BCPZ-125
量产
AD9656BCPZRL7-125
量产
根据型号筛选
产品型号
产品生命周期
PCN
1月 18, 2017
- 16_0079
AD9656 Datasheet Specification Updates
软件和型号相关生态系统
器件驱动器
正在寻找评估软件？您可以在这里找到
| 部分模型 | 产品周期 | 描述 | ||
|---|---|---|---|---|
|
单端转差分放大器1 |
||||
|
推荐新设计使用 |
超低噪声驱动器，适用于低压ADC |
|||
|
低输入偏置电流运算放大器(≤100 pA)1 |
||||
|
量产 |
单电源、轨到轨、低功耗、FET输入双通道运算放大器 |
|||
|
内部电源开关降压稳压器1 |
||||
|
量产 |
紧凑型、600mA、3MHz、降压型DC-DC转换器 |
|||
|
全差分放大器1 |
||||
|
推荐新设计使用 |
6 GHz超高动态范围差分放大器 |
|||
|
时钟产生器件1 |
||||
|
推荐新设计使用 |
提供14路LVDS/HSTL输出的JESD204B/JESD204C时钟发生器 |
|||
|
时钟分配器件1 |
||||
|
推荐新设计使用 |
高性能、3.2 GHz、14输出扇出缓冲器 |
|||
|
正线性稳压器(LDO)1 |
||||
|
量产 |
1 A、低压差、CMOS线性稳压器 |
|||
The JESD204x Frame Mapping Table Generator tool consists of two Windows executables that will allow the user to input any valid combination of JESD204x parameters (L, M, F, S, NP) in order to output a .csv file that illustrates the frame mapping of the JESD204x mode in table format. There is an executable that allows the user to input a single JESD204x mode and another, that allows the user to input the parameters for multiple JESD204x modes in a specified .csv format in order to output a .csv file that illustrates the frame mapping of each of the JESD204x modes that were input into separate tables.
找不到您所需的软件或驱动?
申请驱动/软件评估套件 1
EVAL-AD9656
AD9656 评估板
产品详情
AD9656数据手册提供了更多有关器件配置和性能的信息，在使用这些工具时应加以参考。所有文档、Visual Analog软件以及SPI控制器均可在“高速ADC评估板”页面上找到。欲了解更多信息，或有任何疑问，请发送电子邮件至highspeed.converters@analog.com
评估套件1
工具及仿真模型 5
IBIS 模型 1
ADC Companion Transport Layer RTL Code Generator Tool
Visual Analog
设计工具
设计工具
MathWorks® 1
