概览

优势和特点

  • 信噪比(SNR):79.9 dBFS(16 MHz,VREF = 1.4 V)
  • 信噪比(SNR):78.1 dBFS(64 MHz,VREF = 1.4 V)
  • 无杂散动态范围(SFDR):86 dBc(至奈奎斯特频率,VREF= 1.4 V)
  • JESD204B Subclass 1编码串行数字输出
  • 灵活的模拟输入范围:2.0 V p-p至2.8 V p-p
  • 1.8 V电源供电
  • 低功耗: 125 MSPS、2通道时每通道功耗为197 mW
  • 差分非线性(DNL) = ±0.6 LSB (VREF = 1.4 V)
    积分非线性(INL) = ±4.5 LSB (VREF = 1.4 V)
  • 650 MHz全功率模拟输入带宽
  • 串行端口控制
    全芯片及单一通道省电模式
    生成内置及用户自定义数字测试码
    多芯片同步和时钟分频器
    待机模式

产品详情

AD9656是一款4通道、16位、125 MSPS模数转换器(ADC),内置片内采样保持电路,专门针对低成本、低功耗、小尺寸和易用性而设计。该产品的转换速率最高可达125 MSPS,具有杰出的动态性能与低功耗特性,适合比较重视小封装尺寸的应用。

该ADC要求采用1.8 V单电源供电以及LVPECL/CMOS/LVDS兼容型采样速率时钟信号,以便充分发挥其工作性能。无需外部基准电压源或驱动器件即可满足许多应用需求。

它还支持独立关断各通道;禁用所有通道时,典型功耗低于2 mW。该ADC内置多种功能特性,可使器件的灵活性达到最佳、系统成本最低,例如可编程输出时钟与数据对准、生成数字测试码等。可获得的数字测试码包括内置固定码和伪随机码,以及通过串行端口接口(SPI)输入的用户自定义测试码。

AD9656采用符合RoHS标准的56引脚LFCSP封装。

额定温度范围为-40°C至+85°C工业温度范围。

产品特色

  1. 尺寸小巧。一个小型8 mm x 8 mm封装中集成4个ADC。
  2. 片内锁相环(PLL)允许用户提供单个ADC采样时钟,对应的JESD204B数据速率时钟由PLL乘以该ADC采样时钟产生
  3. 可配置的JESD204B输出模块支持每通道最高6.4 Gbps的采样速率。
  4. JESD204B输出模块支持1/2/4通道配置
  5. 低功耗:2通道、125 MSPS时每通道功耗为198 mW。
  6. SPI控制提供丰富灵活的特性,可满足各种特定系统的需求

应用

  • 医疗成像
  • 高速成像
  • 正交无线电接收机
  • 分集无线电接收机
  • 便携式测试设备

产品生命周期 icon-recommended 推荐新设计使用

本产品已上市。数据手册包含所有最终性能规格和工作条件。ADI公司推荐新设计使用这些产品。

评估套件 (1)

工具及仿真模型

设计工具

JESD204x Frame Mapping Table Generator

The JESD204x Frame Mapping Table Generator tool consists of two Windows executables that will allow the user to input any valid combination of JESD204x parameters (L, M, F, S, NP) in order to output a .csv file that illustrates the frame mapping of the JESD204x mode in table format. There is an executable that allows the user to input a single JESD204x mode and another, that allows the user to input the parameters for multiple JESD204x modes in a specified .csv format in order to output a .csv file that illustrates the frame mapping of each of the JESD204x modes that were input into separate tables.

Companion Transport Layer RTL Code Generator Tool (Rev. 1.0)

This command line executable tool generates a Verilog module which implements the JESD204 receive transport layer. The user specifies in a configuration file one or more modes to be supported by the transport layer module. These modes are defined as a set of JESD204 parameter values: L, M, F, S, N', and CF. The transport layer converts JESD204 lane data output from a JESD204 link layer IP to a data bus with a fixed width, containing interleaved virtual converter samples. Both JESD204B and JESD204C link layers are supported.

Visual Analog

对于正在选择或评估高速ADC的设计工程师,VisualAnalog™是一个将一组功能强大的仿真和数据分析工具与一个用户友好的图形界面集成在一起的软件包。

配套产品推荐

AD9656 配套产品

推荐 使用的驱动放大器

  • For a high speed, low power, FET input: AD822.
  • For RF/IF applications requiring low noise and low distortion: ADL5565.
  • For baseband applications requiring ultra low noise, low distortion, low power: ADA4930-1.

推荐 Clock Drivers

  • 针对低抖动、低相位噪声、时钟扇出缓冲器: AD9528.
  • For low jitter clock buffering in a JESD204B system
    : HMC7043.

推荐 Power Devices

  • For a high efficiency, low quiescent current, DC- DC converter: adp2108.
  • For a low dropout, CMOS linear regulator: ADP1706.

设计资源

ADI始终把满足您最高可靠性水平的产品放在首要位置。我们通过在所有产品、工艺设计和制造过程中引入高质量和可靠性检查实践这一承诺。发运的产品实现“零缺陷”始终是我们的目标。

PCN-PDN信息

样片申请及购买

电脑版网站提供样片和购买功能
返回
查询库存

这里所列出的美国报价单仅供预算参考,指美元报价(规定订量的每片美元,美国离岸价),如有修改不再另行通知。由于地区关税、商业税、汇率及手续费原因,国际报价可能不同。对于特殊批量报价,请与您当地的ADI公司办事处或代理商联络。对于评估板和套件的报价是指一个单位价格。


价格表帮助

 

购买评估板 所示报价为单片价格
以上块评估板您均可以已通过 analog.com 获取。如超过单片的数量,请通过代理商进行购买。
所示报价为单片价格。所列的美国报价单仅供预算参考,指美元报价(每片美国离岸价),如有修改恕不另行通知。由于地区关税、商业税、汇率及手续费原因,国际报价可能不同。