AD9656

推荐用于新设计

四通道、16位、125 MSPS JESD204B 1.8 V模数转换器(ADC)

数据手册 (Rev. A) 产品选型表
产品技术资料帮助

ADI公司所提供的资料均视为准确、可靠。但本公司不为用户在应用过程中侵犯任何专利权或第三方权利承担任何责任。技术指标的修改不再另行通知。本公司既没有含蓄的允许，也不允许借用ADI公司的专利或专利权的名义。本文出现的商标和注册商标所有权分别属于相应的公司。
Viewing:

概述

  • 信噪比(SNR)：79.9 dBFS（16 MHz，VREF = 1.4 V）
  • 信噪比(SNR)：78.1 dBFS（64 MHz，VREF = 1.4 V）
  • 无杂散动态范围(SFDR)：86 dBc（至奈奎斯特频率，VREF= 1.4 V）
  • JESD204B Subclass 1编码串行数字输出
  • 灵活的模拟输入范围：2.0 V p-p至2.8 V p-p
  • 1.8 V电源供电
  • 低功耗： 125 MSPS、2通道时每通道功耗为197 mW
  • 差分非线性(DNL) = ±0.6 LSB (VREF = 1.4 V)
    积分非线性(INL) = ±4.5 LSB (VREF = 1.4 V)
  • 650 MHz全功率模拟输入带宽
  • 串行端口控制
    全芯片及单一通道省电模式
    生成内置及用户自定义数字测试码
    多芯片同步和时钟分频器
    待机模式

AD9656是一款4通道、16位、125 MSPS模数转换器(ADC)，内置片内采样保持电路，专门针对低成本、低功耗、小尺寸和易用性而设计。该产品的转换速率最高可达125 MSPS，具有杰出的动态性能与低功耗特性，适合比较重视小封装尺寸的应用。

该ADC要求采用1.8 V单电源供电以及LVPECL/CMOS/LVDS兼容型采样速率时钟信号，以便充分发挥其工作性能。无需外部基准电压源或驱动器件即可满足许多应用需求。

它还支持独立关断各通道；禁用所有通道时，典型功耗低于2 mW。该ADC内置多种功能特性，可使器件的灵活性达到较佳、系统成本较低，例如可编程输出时钟与数据对准、生成数字测试码等。可获得的数字测试码包括内置固定码和伪随机码，以及通过串行端口接口(SPI)输入的用户自定义测试码。

AD9656采用符合RoHS标准的56引脚LFCSP封装。

额定温度范围为-40°C至+85°C工业温度范围。

产品特色

  1. 尺寸小巧。一个小型8 mm x 8 mm封装中集成4个ADC。
  2. 片内锁相环(PLL)允许用户提供单个ADC采样时钟，对应的JESD204B数据速率时钟由PLL乘以该ADC采样时钟产生
  3. 可配置的JESD204B输出模块支持每通道最高6.4 Gbps的采样速率。
  4. JESD204B输出模块支持1/2/4通道配置
  5. 低功耗：2通道、125 MSPS时每通道功耗为198 mW。
  6. SPI控制提供丰富灵活的特性，可满足各种特定系统的需求

应用

  • 医疗成像
  • 高速成像
  • 正交无线电接收机
  • 分集无线电接收机
  • 便携式测试设备

AD9656
四通道、16位、125 MSPS JESD204B 1.8 V模数转换器(ADC)
AD9656 Functional Block Diagram AD9656 Pin Configuration
添加至 myAnalog

将产品添加到myAnalog 的现有项目或新项目中（接收通知）。

创建新项目
提问

参考资料

数据手册 1

技术文章 1

信息 1

了解更多
添加至 myAnalog

Add media to the Resources section of myAnalog, to an existing project or to a new project.

创建新项目

软件资源

器件驱动器 1

硬件生态系统

部分模型 产品周期 描述
差分放大器 2
ADL5565
推荐用于新设计 6 GHz超高动态范围差分放大器
ADA4930-1
推荐用于新设计 超低噪声驱动器，适用于低压ADC
开关稳压器和控制器 1
ADP2108
量产 紧凑型、600mA、3MHz、降压型DC-DC转换器
扇出缓冲器和分路器 1
HMC7043
推荐用于新设计

高性能、3.2 GHz、14输出扇出缓冲器

时钟IC 1
AD9528
推荐用于新设计 提供14路LVDS/HSTL输出的JESD204B/JESD204C时钟发生器
线性稳压器 1
ADP1706
量产 1 A、低压差、CMOS线性稳压器
运算放大器 1
AD822
量产 单电源、轨到轨、低功耗、FET输入双通道运算放大器
Modal heading
添加至 myAnalog

将产品添加到myAnalog 的现有项目或新项目中（接收通知）。

创建新项目

工具及仿真模型

设计工具 1

ADC Companion Transport Layer RTL Code Generator Tool

This command line executable tool generates a Verilog module which implements the JESD204 receive transport layer. The user specifies in a configuration file one or more modes to be supported by the transport layer module. These modes are defined as a set of JESD204 parameter values: L, M, F, S, N', and CF. The transport layer converts JESD204 lane data output from a JESD204 link layer IP to a data bus with a fixed width, containing interleaved virtual converter samples. Both JESD204B and JESD204C link layers are supported.

打开工具

Visual Analog

对于正在选择或评估高速ADC的设计工程师，VisualAnalog™是一个将一组功能强大的仿真和数据分析工具与一个用户友好的图形界面集成在一起的软件包。

打开工具

AD9656 AMI Model

打开工具

AD9656 Simulink ADIsimADC Model

打开工具

评估套件

eval board
schematic 1
EVAL-AD9656

AD9656 评估板

立即购买 更多内容

特性和优点

  • 6V/2A开关电源（如CUI EPS060250UH-PHP-SZ）（可选）
  • 12V/3 A开关电源
  • 模拟信号源和抗混叠滤波器
  • 模拟时钟源（若未使用板载晶振）
  • 运行Windows的PC
  • 建议使用USB 2.0端口（兼容USB 1.1）
  • AD9656评估板(AD9656EBZ)
  • HSC-ADC-EVALEZ数据采集板


产品详情

AD9656EBZ评估板用于评估AD9656四通道16位ADC。本参考设计提供在各种模式和配置下运行该器件所需的全部支持电路。它设计为可直接与HSC-ADC-EVALEZ的数据捕获卡进行接口，允许用户下载捕获的数据用于分析。Visual Analog软件包用来与器件的硬件部分实现接口，可让用户下载捕获的数据，并使用对用户友好的图形界面进行分析。同时，SPI控制器软件包也兼容硬件部分，可让用户使用AD9656的SPI可编程功能。

AD9656数据手册提供了更多有关器件配置和性能的信息，在使用这些工具时应加以参考。所有文档、Visual Analog软件以及SPI控制器均可在“高速ADC评估板”页面上找到。欲了解更多信息，或有任何疑问，请发送电子邮件至highspeed.converters@analog.com

EVAL-AD9656
AD9656 评估板

最新评论

需要发起讨论吗？ 没有关于 AD9656的相关讨论？是否需要发起讨论？

在EngineerZone®上发起讨论

近期浏览