不是您想寻找的产品?
提问
在下面提交您的问题,我们将从 ADI 的知识库中给出最佳答案:
您可以在其他地方找到帮助
特性
- 1.8 V 模拟电源供电
- 1.8 V 至3.3 V输出电源
- SNR
61.5 dBFS(9.7 MHz输入)
61.0 dBFS(200 MHz输入) - 无杂散动态范围(SFDR):
75 dBc(9.7 MHz输入)
73 dBc(200 MHz输入) - 低功耗:
45 mW (20 MSPS)
76 mW (80 MSPS)
- 差分输入、700 MHz带宽
- 片内基准电压源和采样保持电路
- 2 V P-P 差分模拟输入
- DNL = ±0.10 LSB
- 串行端口控制选项
偏移二进制、格雷码或二进制补码数据格式
可选时钟占空比稳定器
1至8整数输入时钟分频器 - 内置可选数字测试码生成功能
- 节能的关断模式
- 带可编程时钟和数据对准功能的数据时钟输出
AD9609是一款单芯片、单通道、10位、20/40/65/80 MSPS模数转换器(ADC),采用1.8 V电源供电。内置高性能采样保持电路和片内基准电压源。
该产品采用多级差分流水线架构,内置输出纠错逻辑,在80 MSPS数据速率时可提供10位精度,并保证在整个工作温度范围内无失码。
该ADC内置多种功能特性,可使器件的灵活性达到较佳、系统成本较低,例如可编程时钟与数据对准、生成可编程数字测试码等。可获得的数字测试码包括内置固定码和伪随机码,以及通过串行端口接口(SPI)输入的用户自定义测试码。
采用一个具有内部可选1至8分频比的差分时钟输入来控制所有内部转换周期。可选的占空比稳定器(DCS)用来补偿较大的时钟占空比波动,同时保持出色的ADC总体性能。
数字输出数据格式为偏移二进制、格雷码或二进制补码。一个数据输出时钟(DCO)用来确保接收逻辑具有正确的锁存时序。支持1.8 V和3.3 V CMOS电平。
AD9609采用32引脚LFCSP封装,符合RoHS标准,额定温度范围为−40°C至+85°C工业温度范围。
应用
- 通信
- 分集无线电系统
- 多模式数字接收器
GSM、EDGE、W-CDMA、LTE、CDMA2000、WiMAX、TD-SCDMA - 智能天线系统
- 电池供电仪表
- 手持式示波器
- 便携式医疗成像
- 超声
- 雷达/LIDAR
- PET/SPECT成像
产品聚焦
- AD9609采用1.8 V单模拟电源供电,而数字输出驱动器采用独立的电源供电,以适应1.8 V至3.3 V逻辑。
- 采样保持电路在最高200 MHz的输入频率下仍保持出色的性能,而且成本低、功耗低、易于使用。
- 标准串行端口接口支持各种产品特性和功能,例如:数据输出格式化、内部时钟分频器、省电模式、DCO和数据输出(D9至D0)时序和偏移调整、以及基准电压源模式等。
- AD9609采用32引脚LFCSP封装,符合RoHS标准,与12位ADC AD9629和14位ADC AD9649引脚兼容,因此采样速率为20 MSPS至80 MSPS的10位和14位转换器可轻松实现升级。
提问
在下面提交您的问题,我们将从 ADI 的知识库中给出最佳答案:
您可以在其他地方找到帮助
{{modalTitle}}
{{modalDescription}}
{{dropdownTitle}}
- {{defaultSelectedText}} {{#each projectNames}}
- {{name}} {{/each}} {{#if newProjectText}}
- {{newProjectText}} {{/if}}
{{newProjectTitle}}
{{projectNameErrorText}}
AD9609
文档
筛查
1 应用
数据手册
1
用户手册
1
WIKI
应用笔记
22
969 kB
HTML
HTML
HTML
HTML
HTML
HTML
技术文章
1
URL
评估设计文件
4
190 kB
zip
zip
产品技术资料帮助
ADI公司所提供的资料均视为准确、可靠。但本公司不为用户在应用过程中侵犯任何专利权或第三方权利承担任何责任。技术指标的修改不再另行通知。本公司既没有含蓄的允许,也不允许借用ADI公司的专利或专利权的名义。本文出现的商标和注册商标所有权分别属于相应的公司。
参考资料
数据手册 1
用户手册 1
应用笔记 9
技术文章 1
评估设计文件 2
ADI 始终高度重视提供符合最高质量和可靠性水平的产品。我们通过将质量和可靠性检查纳入产品和工艺设计的各个范围以及制造过程来实现这一目标。出货产品的“零缺陷”始终是我们的目标。查看我们的质量和可靠性计划和认证以了解更多信息。
产品型号 | 引脚/封装图-中文版 | 文档 | CAD 符号,脚注和 3D模型 |
---|---|---|---|
AD9609BCPZ-20 | 32-Lead LFCSP (5mm x 5mm x 0.85mm w/ EP) |
|
|
AD9609BCPZ-40 | 32-Lead LFCSP (5mm x 5mm x 0.85mm w/ EP) |
|
|
AD9609BCPZ-65 | 32-Lead LFCSP (5mm x 5mm x 0.85mm w/ EP) |
|
|
AD9609BCPZ-80 | 32-Lead LFCSP (5mm x 5mm x 0.85mm w/ EP) |
|
|
AD9609BCPZRL7-20 | 32-Lead LFCSP (5mm x 5mm x 0.85mm w/ EP) |
|
|
AD9609BCPZRL7-40 | 32-Lead LFCSP (5mm x 5mm x 0.85mm w/ EP) |
|
|
AD9609BCPZRL7-65 | 32-Lead LFCSP (5mm x 5mm x 0.85mm w/ EP) |
|
|
AD9609BCPZRL7-80 | 32-Lead LFCSP (5mm x 5mm x 0.85mm w/ EP) |
|
- AD9609BCPZ-20
- 引脚/封装图-中文版
- 32-Lead LFCSP (5mm x 5mm x 0.85mm w/ EP)
- 文档
- HTML Material Declaration
- HTML Reliablity Data
- CAD 符号,脚注和 3D模型
- Ultra Librarian
- SamacSys
- AD9609BCPZ-40
- 引脚/封装图-中文版
- 32-Lead LFCSP (5mm x 5mm x 0.85mm w/ EP)
- 文档
- HTML Material Declaration
- HTML Reliablity Data
- CAD 符号,脚注和 3D模型
- Ultra Librarian
- SamacSys
- AD9609BCPZ-65
- 引脚/封装图-中文版
- 32-Lead LFCSP (5mm x 5mm x 0.85mm w/ EP)
- 文档
- HTML Material Declaration
- HTML Reliablity Data
- CAD 符号,脚注和 3D模型
- Ultra Librarian
- SamacSys
- AD9609BCPZ-80
- 引脚/封装图-中文版
- 32-Lead LFCSP (5mm x 5mm x 0.85mm w/ EP)
- 文档
- HTML Material Declaration
- HTML Reliablity Data
- CAD 符号,脚注和 3D模型
- Ultra Librarian
- SamacSys
- AD9609BCPZRL7-20
- 引脚/封装图-中文版
- 32-Lead LFCSP (5mm x 5mm x 0.85mm w/ EP)
- 文档
- HTML Material Declaration
- HTML Reliablity Data
- CAD 符号,脚注和 3D模型
- Ultra Librarian
- SamacSys
- AD9609BCPZRL7-40
- 引脚/封装图-中文版
- 32-Lead LFCSP (5mm x 5mm x 0.85mm w/ EP)
- 文档
- HTML Material Declaration
- HTML Reliablity Data
- CAD 符号,脚注和 3D模型
- Ultra Librarian
- SamacSys
- AD9609BCPZRL7-65
- 引脚/封装图-中文版
- 32-Lead LFCSP (5mm x 5mm x 0.85mm w/ EP)
- 文档
- HTML Material Declaration
- HTML Reliablity Data
- CAD 符号,脚注和 3D模型
- Ultra Librarian
- SamacSys
- AD9609BCPZRL7-80
- 引脚/封装图-中文版
- 32-Lead LFCSP (5mm x 5mm x 0.85mm w/ EP)
- 文档
- HTML Material Declaration
- HTML Reliablity Data
- CAD 符号,脚注和 3D模型
- Ultra Librarian
- SamacSys
根据型号筛选
产品型号
产品生命周期
PCN
2月 1, 2024
- 24_0009
Qualification of alternative Wafer Fab for TSMC 0.18um Mixed Signal CMOS Process
AD9609BCPZ-20
量产
AD9609BCPZ-40
量产
AD9609BCPZ-65
量产
AD9609BCPZ-80
量产
AD9609BCPZRL7-20
量产
AD9609BCPZRL7-40
量产
AD9609BCPZRL7-65
量产
AD9609BCPZRL7-80
量产
3月 13, 2017
- 17_0035
Power Down Sequence and DRVDD Voltage Restriction for AD9649, AD9629 and AD9609.
AD9609BCPZ-20
量产
AD9609BCPZ-40
量产
AD9609BCPZ-65
量产
AD9609BCPZ-80
量产
AD9609BCPZRL7-20
量产
AD9609BCPZRL7-40
量产
AD9609BCPZRL7-65
量产
AD9609BCPZRL7-80
量产
11月 10, 2014
- 14_0047
Conversion of 5x5mm body Size LFCSP Package Outlines from Punch to Sawn and Transfer of Assembly Site to Amkor Philippines.
AD9609BCPZ-20
量产
AD9609BCPZ-40
量产
AD9609BCPZ-65
量产
AD9609BCPZ-80
量产
AD9609BCPZRL7-20
量产
AD9609BCPZRL7-40
量产
AD9609BCPZRL7-65
量产
AD9609BCPZRL7-80
量产
根据型号筛选
产品型号
产品生命周期
PCN
2月 1, 2024
- 24_0009
Qualification of alternative Wafer Fab for TSMC 0.18um Mixed Signal CMOS Process
AD9609BCPZ-20
量产
AD9609BCPZ-40
量产
AD9609BCPZ-65
量产
AD9609BCPZ-80
量产
AD9609BCPZRL7-20
量产
AD9609BCPZRL7-40
量产
AD9609BCPZRL7-65
量产
AD9609BCPZRL7-80
量产
3月 13, 2017
- 17_0035
Power Down Sequence and DRVDD Voltage Restriction for AD9649, AD9629 and AD9609.
AD9609BCPZ-20
量产
AD9609BCPZ-40
量产
AD9609BCPZ-65
量产
AD9609BCPZ-80
量产
AD9609BCPZRL7-20
量产
AD9609BCPZRL7-40
量产
AD9609BCPZRL7-65
量产
AD9609BCPZRL7-80
量产
11月 10, 2014
- 14_0047
Conversion of 5x5mm body Size LFCSP Package Outlines from Punch to Sawn and Transfer of Assembly Site to Amkor Philippines.
AD9609BCPZ-20
量产
AD9609BCPZ-40
量产
AD9609BCPZ-65
量产
AD9609BCPZ-80
量产
AD9609BCPZRL7-20
量产
AD9609BCPZRL7-40
量产
AD9609BCPZRL7-65
量产
AD9609BCPZRL7-80
量产
软件和型号相关生态系统
部分模型 | 产品周期 | 描述 | ||
---|---|---|---|---|
单端转差分放大器2 |
||||
推荐新设计使用 |
超低失真差分ADC驱动器(单通道) |
|||
推荐新设计使用 |
超低失真差分ADC驱动器(单通道) |
|||
全差分放大器2 |
||||
推荐新设计使用 |
2.9 GHz超低失真射频/中频差分放大器 |
|||
推荐新设计使用 |
2.6GHz 超低失真RF/IF差分放大器 |
|||
时钟产生器件3 |
||||
推荐新设计使用 |
1.2 GHz时钟分配IC,PLL内核,分频器,延迟调整,8路输出 |
|||
推荐新设计使用 |
1.2 GHz时钟分配IC,PLL内核,分频器,延迟调整,5路输出 |
|||
推荐新设计使用 |
1.2 GHz时钟分配IC、2路1.6 GHz输入、分频器、延迟调整、5路输出 |
|||
时钟分配器件3 |
||||
推荐新设计使用 |
800 MHz时钟分配IC,分频器,延迟调整,三路输出 |
|||
推荐新设计使用 |
1.6 GHz时钟分配IC、分频器、延迟调整、3路输出 |
|||
推荐新设计使用 |
1.6 GHz时钟分配IC,分频器,延迟调整,两路输出 |
|||
数字控制VGA2 |
||||
量产 |
750 MHz 数字控制式可变增益放大器 |
|||
量产 |
超低失真IF VGA |
找不到您所需的软件或驱动?
申请驱动/软件评估套件 2
HSC-ADC-EVALCZ
基于FPGA的数据采集套件
产品详情
HSC-ADC-EVALCZ高速转换器评估平台使用基于FPGA的缓冲存储器板,采集来自ADI高速模数转换器(ADC)评估板的数字数据块。该板通过USB端口连接到PC,并与VisualAnalog®软件配合使用来快速评估高速ADC的性能。该评估套件设置简单。所需的额外设备包括ADI高速ADC评估板、信号源和时钟源。一旦连接该套件并上电,PC便立即开始评估。
资料
软件
ZIP
29.79 M
ZIP
ZIP
EVAL-AD9609
AD9609 评估板
产品详情
本页提供评估AD9609的评估板文档和订购信息。
AD9609-80EBZ用于评估单通道10位ADC AD9609。本参考设计提供在各种模式和配置下运行器件所需的全部支持电路。它设计为可直接与HSC-ADC-EVALCZ的数据捕获卡进行接口,允许用户下载捕获的数据用于分析。Visual Analog软件包用来与器件的硬件部分实现接口,允许用户下载捕获的数据并通过用户友好型图形界面进行分析。同时,SPI控制器软件包也兼容硬件部分,允许用户使用AD9609的SPI可编程功能。
AD9609数据手册提供了更多有关器件配置和性能的信息,在使用这些工具时应加以参考。所有文档、Visual Analog软件以及SPI控制器均可在高速ADC评估板页面上找到。欲了解更多信息,或有任何疑问,请发送电子邮件至highspeed.converters@analog.com。
资料