AD9278

推荐新设计使用

八通道LNA/VGA/AAF/ADC与CW I/Q解调器

数据手册 (Rev. A) 产品选型表
产品模型
1
产品技术资料帮助

ADI公司所提供的资料均视为准确、可靠。但本公司不为用户在应用过程中侵犯任何专利权或第三方权利承担任何责任。技术指标的修改不再另行通知。本公司既没有含蓄的允许，也不允许借用ADI公司的专利或专利权的名义。本文出现的商标和注册商标所有权分别属于相应的公司。
Viewing:

产品详情

8通道LNA、VGA、AAF、ADC与I/Q解调器
  • 低功耗：每通道88 mW（TGC模式，40 MSPS）；
    每通道32 mW（CW模式）
  • 10 mm × 10 mm、144-ball CSP-BGA封装
  • TGC通道折合到输入端噪声：1.3 nV/√Hz，最大增益
  • 灵活的省电模式
  • 可从低功耗待机模式快速恢复：<2 μs
  • 过载恢复：<10 ns
低噪声前置放大器(LNA)
  • 等效输入端噪声：1.25 nV/√Hz，增益= 21.3 dB
  • 可编程增益：15.6 dB/17.9 dB/21.3 dB
  • 0.1 dB压缩：1000 mV p-p/750 mV p-p/450 mV p-p
  • 双模式有源输入阻抗匹配
  • 带宽(BW)：>50 MHz
可变增益放大器(VGA)
  • 衰减器范围：-45 dB至0 dB
  • 后置放大器增益(PGA)：21 dB/24 dB/27 dB/30 dB
  • 线性dB增益控制
抗混叠滤波器(AAF)
  • 可编程二阶LPF范围：8 MHz至18 MHz
  • 可编程HPF
模数转换器(ADC)
  • 信噪比(SNR)：70 dB（12位，最高65 MSPS）
  • 串行LVDS（ANSI-644，低功耗/减少信号）
CW模式I/Q解调器
  • 独立可编程相位旋转
  • 每通道输出动态范围：>158 dBc/√Hz
  • 折合到输出端信噪比：153 dBc/√Hz，1 kHz偏移，−3 dBFS
AD9278
八通道LNA/VGA/AAF/ADC与CW I/Q解调器
AD9278 Functional Block Diagram AD9278 Pin Configuration
添加至 myAnalog

将产品添加到myAnalog 的现有项目或新项目中（接收通知）。

创建新项目
提问

参考资料

数据手册 1

技术文章 1

了解更多
添加至 myAnalog

将产品添加到myAnalog 的现有项目或新项目中（接收通知）。

创建新项目

硬件生态系统

部分模型 产品周期 描述
单端转差分放大器 2
AD8138
量产 低失真差分ADC驱动器
ADA4932-1
推荐新设计使用 低功耗差分ADC驱动器
单通道模数转换器 1
AD7982
量产 18位、1 MSPS PulSAR® 7.0 mW ADC，采用MSOP或QFN封装
低噪声运算放大器(≤ 10nV/√Hz) 2
ADA4896-2
推荐新设计使用 1 nV/√Hz、低功耗、轨到轨输出放大器
ADA4897-2
推荐新设计使用 1 nV/√Hz、低功耗运算放大器
时钟产生器件 3
AD9510
推荐新设计使用 1.2 GHz时钟分配IC，PLL内核，分频器，延迟调整，8路输出
AD9511
推荐新设计使用 1.2 GHz时钟分配IC，PLL内核，分频器，延迟调整，5路输出
AD9512
推荐新设计使用 1.2 GHz时钟分配IC、2路1.6 GHz输入、分频器、延迟调整、5路输出
时钟分配器件 5
AD9513
推荐新设计使用 800 MHz时钟分配IC，分频器，延迟调整，三路输出
AD9514
推荐新设计使用 1.6 GHz时钟分配IC、分频器、延迟调整、3路输出
AD9515
推荐新设计使用 1.6 GHz时钟分配IC，分频器，延迟调整，两路输出
ADCLK846
推荐新设计使用 1.8 V、6 LVDS/12 CMOS输出低功耗时钟扇出缓冲器
ADCLK946
推荐新设计使用 采用SiGe工艺的6 LVPECL输出时钟扇出缓冲器
Modal heading
添加至 myAnalog

将产品添加到myAnalog 的现有项目或新项目中（接收通知）。

创建新项目

工具及仿真模型

Visual Analog

对于正在选择或评估高速ADC的设计工程师，VisualAnalog™是一个将一组功能强大的仿真和数据分析工具与一个用户友好的图形界面集成在一起的软件包。

打开工具

评估套件

eval board
schematic 1
HSC-ADC-EVALCZ

基于FPGA的数据采集套件

立即购买 更多内容

特性和优点

  • 64kB FIFO深度
  • 适用于单通道和多通道ADC
  • 与VisualAnalog®软件配合使用
  • 基于Virtex-4 FPGA
  • 可能需要适配器，才能与某些ADC评估板接口
  • 允许对SPI控制进行编程 每个通道的DDR编码速率高达644 MSPS SDR / 800MSPS
  • 每个通道的DDR编码速率

产品详情

HSC-ADC-EVALCZ高速转换器评估平台使用基于FPGA的缓冲存储器板，采集来自ADI高速模数转换器(ADC)评估板的数字数据块。该板通过USB端口连接到PC，并与VisualAnalog®软件配合使用来快速评估高速ADC的性能。该评估套件设置简单。所需的额外设备包括ADI高速ADC评估板、信号源和时钟源。一旦连接该套件并上电，PC便立即开始评估。
HSC-ADC-EVALCZ
基于FPGA的数据采集套件
High_Speed_ADC_evalboard_05
EVAL-AD9278
AD9278 评估板

最新评论

需要发起讨论吗？ 没有关于 ad9278的相关讨论？是否需要发起讨论？

在EngineerZone®上发起讨论

近期浏览