シグナル・チェーン用の電源システムを最適化する【Part 3】　RFトランシーバー用の電源

はじめに

このシリーズでは、シグナル・チェーン向けの電源システムを最適化する方法について、数回に分けて解説しています。Part 1では、電源ノイズに対するシグナル・チェーンの感度を定量化する方法と、その数値からシグナル・チェーンに及ぶ実際の影響を把握する方法を紹介しました。アナログICの動的性能に大きな影響を及ぼすことのない電源リップル・ノイズの最大値（以下、閾値）を把握すれば、最適化された配電回路網（PDN：Power Distribution Network）を構築することができます。続くPart 2では、この方法論を高速A/Dコンバータ（ADC）とD/Aコンバータ（DAC）に適用し、コストやサイズ、効率に悪影響を及ぼすことなく、求められるレベルまでノイズを抑える方法を紹介しました。実際、そうした要件は、最適化された電源ソリューションを構築すれば満たすことが可能です。

今回（Part 3）は、シグナル・チェーンのもう1つの構成要素として、RF対応のトランシーバーを取り上げます。まずは各電源レールのノイズに対するRFトランシーバーの感度を把握するところから始めます。その上で、どの電源レールにノイズ対策のフィルタを追加する必要があるのかを特定します。更に、最適化された電源ソリューションを構成し、その性能を検証します。それにあたっては、既存のPDNと最適化済みのPDNのそれぞれによってRFトランシーバーに給電した場合に、SFDRと位相ノイズにどのような差が現れるのか確認します。

RFトランシーバー向けに電源を最適化する

「ADRV9009」は、RF対応のアジャイル・トランシーバーです。集積度が高いデュアル品であり、6GHzの周波数に対応します。主な構成要素は、2対のトランスミッタとレシーバー、シンセサイザ、デジタル信号処理回路です。このICは、性能と消費電力に関する様々な組み合わせに対応できます。例えば、3G/4G/5Gで使用されるマクロセル基地局向けのTDD（Time Division Duplex）アプリケーションに求められる様々な要件を満たすことが可能です。

図1. ADRV9009用の標準的なPDN。同ICの評価用ボードで使用されています。クワッド・レギュレータであるADP5054と4つのLDOレギュレータを使用することにより、ノイズに関する仕様を満たしてトランシーバーの性能を最大限に引き出します。

図1は、ADRV9009用の標準的なPDNの構成図です。ご覧のように、4つの降圧レギュレータを集積した「ADP5054」と、4つのLDO（低ドロップ・アウト）レギュレータで構成されています。本稿では、このPDNに対して更なる最適化を施します。トランシーバーの性能を損なわないレベルまでノイズを抑えるには、どのようにすればよいのか分析します。

Part 1、Part 2で示したように、PDNの最適化に向けては、まず電源ノイズに対するADRV9009の感度を定量化する必要があります。同ICには、以下に示す5種の電源レールが必要です。

1.3V のアナログ電源（VDDA1P3_AN）
1.3V のデジタル電源（VDDD1P3_DIG）
1.8V の BB ／トランスミッタ用電源（VDDA_1P8）
2.5V のインターフェース用電源（VDD_INTERFACE）
3.3V の補助電源（VDDA_3P3）

RFトランシーバーの性能確認

図2に示したのは、RFトランシーバーであるADRV9009のPSMR（Power Supply Modulation Ratio：電源変調比）性能です。同ICが内蔵する一方のレシーバー（レシーバー1）について、アナログ電源（VDDA1P3_AN、VDDA_1P8、VDDA_3P3）に対する感度を評価しました。変調スプリアスの振幅はdBFSの単位で表されます。最大出力（0dBFS）は、50Ω系のシステムにおいて7dBmまたは1415.89mV p-pに相当します。なお、デジタル電源（VDDD1P3_DIG、VDD_INTERFACE）については、信号発生器で生成できる最大のリップルを印加しても、出力スペクトルにスプリアスが生成されることはありませんでした。つまり、デジタル電源のリップルについては、さほど気を配る必要はありません。

図2. ADRV9009のPSMR性能。レシーバー1について、各アナログ電源に対する感度を評価しました。

VDDA1P3_ANについての測定は、トランシーバーのボードにおいて2つの異なる配線上で行いました。図2を見ると、リップルの周波数が200kHz以下の領域では、PSMRが0dB以下に低下しています。この点には注意が必要です。この結果は、200kHz以下の周波数では、同じ大きさのリップルによって、より大きな変調スプリアスが生成されるということを表しています。言い換えると、レシーバー1は、200kHz以下の周波数において、VDDA1P3_ANで生じる小さなリップルに対しても非常に敏感に反応するということです。

VDDA_1P8は、トランシーバーのボードにおいてVDDA1P8_TXとVDDA1P8_BBに分岐します。VDDA1P8_TXに対するPSMRは、100kHzの周波数で最小になります。そのときの値は約27dBです。つまり、周波数が100kHzで振幅が63.25mV p-pのリップルにより、2.77mV p-pの変調スプリアスが生じるということになります。一方、VDDA1P8_BBに対するPSMRが最小になるのは、リップルの周波数が5MHzの場合です。そのときの値は約11dBであり、0.136mV p-pのリップルによって0.038mV p-pのスプリアスが生成されることになります。

VDDA_3P3に対するPSMRは、130kHzより低い周波数では0dB以下になります。これは、レシーバー1はVDDA_3P3からのノイズに非常に敏感であるということを表しています。この電源に対するPSMRは、周波数の増加に伴って向上し、5MHzでは最大値の72.5dBに達します。

以上のことから、最も問題になるのはVDDA1P3_ANとVDDA_3P3のノイズであることがわかります。これらの電源のリップル成分は、レシーバー1に結合するリップル成分の中で非常に大きな割合を占めることになります。

図3. ADRV9009のPSRR性能。レシーバー1について、各アナログ電源に対する感度を評価しました。

図3に示したのは、ADRV9009のPSRR（Power Supply Rejection Ratio：電源電圧変動除去比）性能です。これは、同ICのアナログ電源について評価を行った結果です。VDDA1P3_ANに対するPSRRは、1MHzまでは約60dBの平坦な特性を示します。その後、少し低下して5MHzで約46dBという最小値に達します。これは、周波数が5MHz、振幅が0.127mV p-pのリップルによって、0.001mV p-pのスプリアスが生成されるということを意味します。このスプリアスが、変調RF信号と共に局部発振器（LO）の周波数に重なる状態になります。

VDDA1P8_BBに対するPSRRは、周波数が5MHzの場合に最小になります。その値は約47dBです。一方、VDDA1P8_TXに対するPSRRは、常に約80dB以上の値になります。VDDA_3P3に対するPSRRを見ると、1MHz以下の範囲では90dBになっています。ただ、実際の性能はそれよりも高くなります。測定値が90dBまでに抑えられている原因は、この測定環境で印加できる1MHzまでの最大リップルが20mV p-pまでに制限されることにあります。つまり、LOのノイズ・フロアを超えるスプリアスを生成するほど大きくないということです。VDDA_3P3に対するPSRRは、周波数が増加するに従い低下し、4MHzで76.8dBになります。つまり、PSRRが最小になるポイントは、10kHz～10MHzの範囲に存在することになります。

PSMRと同様に、PSRRについても、特に1MHzよりも高いLO周波数に結合するノイズの大部分は、VDDA1P3_ANとVDDA_3P3で生じるノイズであることがわかります。

PDNがノイズに関する要件を満たせるかどうかを判断するためには、出力DC電圧のリップルを測定します。得られた結果は、図4に示すように、100Hz～100MHzの周波数スペクトルとしてプロットします。そのスペクトル上には、変調信号に側波帯のスプリアスが現れるようになる閾値を重ねてプロットします。閾値のデータを取得するには、電源の複数の基準点に正弦波のリップルを印加し、側波帯のスプリアスが生成されるようになる際のリップルのレベルを測定します。この方法の詳細については、Part 1で説明しました。

図4～図6に、各種の評価結果を示しました。各図には、トランシーバーが最も高い感度を示す3つの電源レールの閾値データをプロットしてあります。その上で、いくつかのDC/DCコンバータによって電源を構成した場合のノイズ・スペクトルを示しました。各DC/DCコンバータ（スイッチング・レギュレータ）については、SSFM（Spread Spectrum Frequency Modulation：スペクトラム拡散周波数変調）機能をオンにした場合とオフにした場合の結果を示しました。また、LDOレギュレータやローパス・フィルタ（LCフィルタ）を付加した場合の結果も示しています。各波形は、ノイズの上限から6dB以上のマージンを持たせ、電源用のボード上で取得しました。

図4. LTM8063の出力ノイズ・スペクトル。同ICを使った様々な構成の回路により、VDDA1P3_ANに給電した場合の結果です。リップルの閾値もプロットしています。

評価の結果

図4では、VDDA1P3_ANへの給電用にμModule^®レギュレータ「LTM8063」を使用しています。この図には、同ICを様々な構成で使用した場合のノイズ・スペクトルを示しています。また、VDDA1P3_ANにおけるリップルの閾値もプロットしてあります。ご覧のように、SSFM機能をオフにしてLTM8063で直接給電すると、同ICのスイッチング周波数とその高調波の周波数に閾値を超えるリップルが生じます。特に、1.1MHzでは閾値を0.57mV上回るリップルが生成されます。このことから、ポスト・レギュレータやフィルタを何らかの形で組み合わせて、LTM8063からのノイズを抑制しなければならないことがわかります。

LDOレギュレータは使用せず、LCフィルタだけを追加した場合、スイッチング周波数におけるリップルは閾値と同程度のレベルまでしか抑えられません。おそらく、トランシーバーの最高性能を確保できるだけの設計マージンは得られないでしょう。ポスト・レギュレータとしてLDOレギュレータ「ADP1764」を追加し、LTM8063のSSFM機能をオンにするとどうなるでしょうか。その場合、スイッチング周波数成分や高調波の振幅、SSFMに起因する1/f領域のピーク・ノイズを抑えることができます。最適な結果が得られるのは、SSFM機能をオンにし、LDOレギュレータとLCフィルタの両方を追加した場合です。そうすれば、スイッチング動作に起因するノイズが抑えられ、リップルの閾値に対して約18dBのマージンを確保することができます。

SSFMは、広い帯域にわたってノイズを拡散させる機能です。それにより、スイッチング周波数とその高調波の周波数におけるピーク・ノイズ／平均ノイズを抑えることができます。例えば、スイッチング周波数を3kHzの三角波で変調するといった具合です。その結果として3kHzの位置に新たなリップルが生成されますが、それはLDOレギュレータによって抑えることが可能です。

図5、図6をご覧ください。これらは、Silent Switcher^®を採用したμModuleレギュレータ「LTM8074」を使用した場合の評価結果です。SSFM機能をオンにすると、VDDA_1P8とVDDA_3P3の出力スペクトルにおいて、低い周波数のリップルとその高調波成分が顕著になります。図5のノイズ・スペクトルを見ると、SSFMをオンにした場合、VDDA_1P8の閾値に対して最小でも約8dBのマージンが得られることがわかります。したがって、VDDA_1P8については、ポスト・レギュレータによるフィルタリングを適用することなく、ノイズの要件を満たすことができます。

図5. LTM8074の出力ノイズ・スペクトル（その1）。同ICのSSFM機能をオンにし、VDDA_1P8に給電した場合の結果です。リップルの閾値もプロットしています。

図6. LTM8074の出力ノイズ・スペクトル（その2）。同ICを使った様々な構成の回路により、VDDA_3P3に給電した場合の結果です。リップルの閾値もプロットしています。VDDA_3P3については、周波数の低いリップルに注意する必要があります。このリップル・ノイズは、VDDA_3P3を電源として生成されるクロックに、位相ジッタを生じさせるおそれがあるからです。

図6に示したのは、LTM8074を使用して様々な構成の回路を構築した場合のノイズ・スペクトルです。VDDA_3P3の閾値もプロットしてあります。LTM8074だけ（LDOレギュレータもフィルタもなし）を使用した場合、SSFM機能をオンにしてもオフにしても閾値を上回るノイズが生成されます。

SSFM機能をオンにして、LDOレギュレータまたはLCフィルタを追加すると、6dB以上のマージンを確保してノイズに関する要件を満たすことができます。どちらを追加しても構わないとも言えますが、LDOレギュレータを追加した場合には1つのメリットが得られます。VDDA_3P3は、クロック用の電源（3P3V_CLK1）にも電力を供給します。そのため、1/fノイズを低減することがより重要になります。このノイズを抑制しておかなければ、LOの位相ジッタが増大するおそれがあります。

図7. 最適化を施したPDN。LTM8063とLTM8074の両μModuleレギュレータを使用して、ADRV9009への給電を行います。

最適化を施したソリューション

ここまでに示した評価結果に基づいて、PDNの最適化を実施しました。図7に示したのが、新たなPDNです。このソリューションをトランシーバー（ADRV9009）のボードに適用した場合、6dB以上のノイズ・マージンを確保できます。

表1は、標準的なPDNと最適化済みのPDNを比較したものです。最適化済みのPDNでは、コンポーネントの総面積が29.8%縮小しています。また、効率は65.7%から69.9%に向上し、総消費電力は0.6W削減されます。

表1. 標準的なPDNと最適化済みのPDNの比較
	標準的なPDN（図1）	最適化済みのPDN（図7）	標準的なPDNに対する最適化されたPDNの改善の度合い
コンポーネントの総面積	148.2 mm²	104.0 mm²	29.8%
全体的な効率	65.7%	69.9%	4.2%
電力損失	3.8 W	3.2 W	0.6 W

最適化済みのPDNについて、体系的なノイズ性能という面での有効性を検証するために、位相ノイズの測定を実施しました。図7に示した最適化済みのPDNと、図1のPDNを適用したADRV9009の評価用ボード（エンジニアリング・リリース版）を比較しました。なお、このボードは「AD9378」の評価用ボードと呼ばれています。比較にあたっては、図7のPDNを実装した同等のボードを用意し、位相ノイズを測定しました。最適化済みのPDNによって、データシートに記載されたグラフと同等またはそれ以上の性能が得られれば理想的です。

図8. AD9378の評価ボードにおけるノイズ性能。ADP5054を使用した場合とμModuleデバイスを使用した場合の位相ノイズ性能を比較しています。LO周波数は1900MHz、PLLの帯域幅は425kHz、スタビリティ（stability）は8という条件で測定を行いました。

図8は、AD9378の評価用ボードを使って位相ノイズを測定した結果です。このボードの電源として、ADP5054をベースとした標準的なPDNを使用した場合と、LTM8063/LTM8074をベースとする改善済みのPDNを使用した場合の比較を行っています。この図を見ると、LTM8063/LTM8074の両μModuleデバイスを実装した最適化済みのPDNを使用した方が、少しだけ高い（約2dB）性能を示しています。この評価では、外付けのLOとして位相ノイズの小さい信号発生器を使用しました。図8と表2からわかるように、どちらの電源ソリューションを使用した場合でも、データシートに記載された値と比較してかなり優れた値が得られています。

表2. 位相ノイズの測定結果（LO周波数は1900MHz）
オフセット周波数〔MHz〕	位相ノイズ〔dBc/Hz〕
	データシートに記載された仕様	評価結果
	データシートに記載された仕様	ADP5054	LTM8063とLTM8074
0.1	−100	−137.74	–137.77
0.2	−115	−143.16	–143.32
0.4	−120	−147.37	−147.20
0.6	−129	−149.02	−149.04
0.8	−132	−151.81	−151.96
1.2	−135	−151.73	−151.22
1.8	−140	−153.97	−153.76
6	−150	−155.10	−154.80
10	−153	−154.51	−154.36

表3も、2つのPDNを比較するためのものです。それぞれを使用して、トランシーバーのSFDRを測定した結果を示しました。ご覧のように、LO周波数が3800MHzの場合を除いてほぼ同等の結果が得られています。LO周波数が3800MHzの場合、ADP5054のスイッチング周波数に起因するリップルによって、搬送波信号の出力スペクトルに変調スプリアスが生成され始めます（図9）。

表3. ADRV9009のSFDR
LO周波数〔MHz〕	SFDR〔dBc〕
	データシートに記載された仕様	Tx1		Tx2
	データシートに記載された仕様	ADP5054	LTM8063とLTM8074	ADP5054	LTM8063とLTM8074
800	70.00	86.03	86.95	86.62	86.63
1800	70.00	85.94	87.30	86.01	85.90
2600	70.00	85.98	86.01	85.50	85.78
3800	70.00	73.87	77.42	73.93	77.31
4800	70.00	71.44	71.98	71.10	71.82

図9. 生成されたスプリアス。このスプリアスは、トランスミッタ1の搬送波信号と電源のスイッチング周波数の成分によって発生します。LO周波数が3800MHz、Fbbが7MHz、-10dBmという条件で測定しました。

まとめ

評価用ボードに実装されているPDNは、標準的な回路だと言えます。ただ、個々のアプリケーションの要件によっては、そのPDNに改良／変更を加えなければならないことがあります。給電先となるアナログICには、ノイズに関して求められる要件があります。それを定量化することができれば、PDNを新規に設計する場合でも、既存のPDNを最適化する場合でも、より効果的に作業を行うことができます。ADRV9009のような高性能のRFトランシーバーを使用する場合、電源ノイズの閾値を把握し、PDNで十分にノイズを抑制することが重要です。それにより、PDNの実装面積、効率、そして最も重要な熱性能を改善することが可能になります。Part 4以降も、引き続き電源システムの最適化について解説していきます。