製品概要
機能と利点
|
|
製品概要
ADSP-TS101Sは、TigerSHARCプロセッサ・ファミリーの最初のデバイスです。複数個のプロセッサでシステムを構築して大量のリアルタイム演算を実行する多様な信号処理アプリケーションを実現します。ADSP-TS101Sは、RISC、VLIWと標準のDSP機能を組み合わせたスタティックなスーパースカラー・アーキテクチャを採用しています。固定小数点と浮動小数点の両方のデータ型に対応するほか、最先端のマルチプロセッシング能力を備えているため、比類のない優れたDSP性能を発揮します。ADSP-TS101Sは、300MHzのクロック・レートで32ビットの浮動小数点1024ポイント複素FFTを32.5µsで実行します。ADSP-TS101Sの性能
- 300MHz、3.3nsの命令実行時間のDSPコア
- 40ビット累積演算を含む16ビットMACと80ビット累積演算を含む32ビットMACをサイクル当たりにそれぞれ8個、2個実行
- サイクル当たり6個の単精度浮動小数点演算または24個の16ビット固定小数点演算(1800MFLOPSまたは7.2GOPSの性能)
- 8サイクルの命令パイプライン:3サイクルのフェッチ・パイプ、3サイクルのデコード・パイプと2サイクルの実行パイプ
- サイクル当たり最高4つの32ビット命令の実行を可能にする並列処理方式
製品ライフサイクル
製造中
この製品ファミリーの1つ以上の型番が生産/供給中です。新規の設計に適していますが、より新しい代替製品を提供している場合があります。
評価キット (2)
参考資料
-
AN-911: A Detailed Guide to Powering the TigerSHARC Processors (Rev. 0)10/22/2007PDF239 kB
-
EE-330: Windows Vista Compatibility in VisualDSP++ 5.0 Development Tools (Rev. 1)8/31/2007PDF276 kB
-
EE-175: Emulator and Evaluation Hardware Troubleshooting Guide for VisualDSP++ Users (Rev. 14)5/21/2007PDF183 kB
-
• EE-175: Associated Files
ZIP -
EE-261: Understanding Jitter Requirements of PLL-Based Processors (Rev. 1)2/15/2005PDF90 kB
-
EE-263: Parallel Implementation of Fixed-Point FFTs on TigerSHARC® Processors (Rev. 1)2/11/2005PDF148 kB
-
EE-217: Updating the ADSP-TS101S TigerSHARC® EZ-KIT Lite™ Firmware12/17/2004PDF73 kB
-
EE-202: Using the Expert Linker for Multiprocessor LDFs (Rev. 3)9/15/2004PDF1186 kB
-
• EE-202 Software Code
ZIP -
EE-241: SHARC® DSPs to TigerSHARC® Processors Code Porting Guide (Rev. 1)7/19/2004PDF693 kB
-
• EE-241 Software Code
ZIP -
EE-174: ADSP-TS101S TigerSHARC® Processor Boot Loader Kernels Operation5/19/2004PDF100 kB
-
EE-178: The ADSP-TS101S TigerSHARC® On-chip SDRAM Controller (Rev. 2)12/29/2003PDF613 kB
-
EE-176: Hardware Design Checklist For ADSP-TS101S TigerSHARC® Processors (Rev. 3)12/16/2003PDF334 kB
-
EE-68: Analog Devices JTAG Emulation Technical Reference (Rev. 10)12/20/2002PDF293 kB
-
EE-157: Explaining the Branch Target Buffer on the ADSP-TS10112/8/2002PDF22 kB
-
EE-169: Estimating Power For The ADSP-TS101S10/14/2002PDF114 kB
-
EE-167: Introduction to TigerSHARC® Multiprocessor Systems Using VisualDSP++™10/14/2002PDF578 kB
-
• EE-167 Software Code
ZIP -
EE-128: DSP in C++: Calling Assembly Class Member Functions From C++9/18/2002PDF172 kB
-
EE-143: Understanding DMA on the ADSP-TS1019/16/2002PDF89 kB
-
• DMA Demonstration Code for EE-143
ZIP -
EE-147: Tuning C Source Code for the TigerSHARC® DSP Compiler9/16/2002PDF194 kB
-
EE-110: A Quick Primer on ELF and DWARF File Formats5/17/2000PDF19 kB
-
EE-104: Setting Up Streams with the VisualDSP Debugger11/5/1999PDF120 kB
-
• EE-104 Software Code
ZIP
-
ADSP-TS101S EZ-KIT Lite® Manual (Rev. 2.1)6/4/2008PDF1248 kB
-
Documentation Errata
-
VisualDSP++® 5.0 Assembler and Preprocessor Manual (Rev. 3.4)11/15/2009PDF3197 kB
-
VisualDSP++® 5.0 Loader and Utilities Manual (Rev. 2.5)11/13/2009PDF2246 kB
-
Documentation Errata
-
VisualDSP++® 5.0 Licensing Guide (Rev. 1.4)11/13/2009PDF392 kB
-
VisualDSP++® 5.0 Kernel (VDK) Users Guide (Rev. 3.5)11/13/2009PDF2401 kB
-
VisualDSP++® 5.0 Linker and Utilities Manual (Rev. 3.5)11/13/2009PDF2290 kB
-
VisualDSP++® 5.0 Users Guide (Rev. 3.0)12/9/2007PDF2738 kB
-
VisualDSP++® 5.0 Quick Installation Reference Card (Rev. 3.1)8/30/2007PDF91 kB
-
VisualDSP++® 5.0 Getting Started Guide (Rev. 3.0)8/30/2007PDF2035 kB
-
Documentation Errata
-
VisualDSP++® 5.0 Product Release Bulletin (Rev. 3.0)8/30/2007PDF774 kB
-
VisualDSP++® 5.0 C/C++ Compiler and Library Manual for TigerSHARC Processors (Rev. 4.1)8/30/2007PDF3085 kB
-
Documentation Errata
-
Apex-ICE USB Emulator Hardware Installation Guide (Rev. 6.0)3/8/2008PDF605 kB
-
Summit-ICE PCI Emulator Hardware Installation Guide (Rev. 4)3/8/2008PDF508 kB
-
General-Purpose TigerSHARC Processor Product Brief3/8/2008PDF1101 kB
-
汎用TigerSHARC DSP(Ver.が古い)1/1/2000PDF
-
ADI Complementary Parts Guide - Supervisory Devices and DSP Processors2/12/2015PDF93 K
ソフトウェア & システム
Code Examples
評価用ソフトウェア
ツールおよびシミュレーション
IBIS Models
設計ツール
TigerSHARCプロセッサのソフトウェアと評価用キットを掲載しています。
BSDL Model Files
Surface Mount Assembly Recommendations for Plastic Ball Grid Array (PBGA) Packages
Latest revisions to BSDL file.
Latest revisions to BSDL file.
Latest revisions to BSDL file.
Latest revisions to BSDL file.
設計リソース
アナログ・デバイセズでは、最高レベルの品質と信頼性を備えた製品を提供することに最大の力を常に注いでいます。これを実現するため、製品およびプロセスの設計のあらゆる観点で品質と信頼性のチェックを行っています。そして、それは、製造工程においても同様です。アナログ・デバイセズは常に、出荷製品の「ゼロ・ディフェクト」を目指しています。詳細についてはアナログ・デバイセズの品質および信頼性プログラム/認定証をご覧ください。
製品番号 | 材料宣誓書(MD) | 信頼性データ | ピン/パッケージ図 | CADシンボル、フットプリント & 3Dモデル |
---|---|---|---|---|
ADSP-TS101SAB1Z000 | 材料宣誓書(MD) | 信頼性データ | 625 ball BGA | |
ADSP-TS101SAB1Z100 | 材料宣誓書(MD) | 信頼性データ | 625 ball BGA | |
ADSP-TS101SAB2Z000 | 材料宣誓書(MD) | 信頼性データ | 484 ball BGA | |
ADSP-TS101SAB2Z100 | 材料宣誓書(MD) | 信頼性データ | 484 ball BGA | |
ウェハ・ファブリケーション・データ |
PCN-PDN情報
以下ドロップダウンからモデルを選択しPCN/PDN通知に登録してください。過去の通知も参照できます。
サポート & ディスカッション
ADSP-TS101S Discussions
サンプル&購入
ご注文に関するFAQ
オンライン注文や支払い方法などに関する質問については、 ご注文に関するFAQをご覧ください。
購入価格
(**) 表示されている価格と価格範囲は、少量の注文に基づくものです。
リスト価格
(*)価格は1Ku当たりの米ドルで、米国内における販売価格(FOB)で表示されておりますので、予算のためにのみご使用いただけます。また、その価格は変更されることがあります。米国以外のお客様への価格は、輸送費、各国の税金、手数料、為替レートにより決定されます。価格・納期等の詳細情報については、弊社正規販売代理店. または担当営業にお問い合わせください。なお、 評価用ボードおよび評価用キットの表示価格は1個構成としての価格です。
リードタイム
リードタイムに関する当社CCOからの最新のご案内をご確認ください。
サンプル請求について
上記の「サンプル注文」ボタンをクリックすると、サードパーティのADIサンプルサイトにリダイレクトされます。選択された部品は、ログイン後、当サイトのカートに引き継がれます。当サイトを利用したことがない場合は、新規にアカウントを作成してください。サンプルサイトに関するご質問は、 カスタマーサービスへお問合せ ください。