シグナル・チェーン用の電源システムを最適化する【Part 2】高速DAC/ADCへの対応

はじめに

このシリーズでは、シグナル・チェーン向けの電源システムを最適化する方法について、数回に分けて解説しています。前回(Part 1)は、電源ノイズに対するシグナル・チェーンの感度を定量化する方法と、その数値からシグナル・チェーンに及ぶ実際の影響を把握する方法を紹介しました。その目的は、高性能なアナログ信号処理デバイスの卓越した性能を引き出すために、許容可能なノイズの上限値を把握することでした。ただ、ノイズは配電回路網(PDN:Power Distribution Network)を設計する際に考慮すべきパラメータの1つにすぎません。Part 1で述べたように、ノイズをとにかく最小化することだけに気をとられるのは避けるべきです。そのようなアプローチでは、サイズやコストが増加したり、効率が低下したりするおそれがあるからです。サイズ、コスト、効率などは、PDNを最適化することによって、ノイズを必要なレベルに抑えつつ改善することができます。

高性能のシグナル・チェーンに電源リップルが及ぼす影響については、一般的な理論が存在します。それに基づいて、今回は高速データ・コンバータ(A/DコンバータとD/Aコンバータ)用のPDNを最適化する方法を詳しく説明します。

具体的には、標準的なPDNと最適化済みのPDNを比較し、実装面積や時間、コストが改善される度合いを示します。なお、Part 3以降の記事では、RFトランシーバーなどのデバイスを対象とした最適化手法を紹介する予定です。

高速DAC向けの電源システムを最適化する

AD9175」は、分解能が16ビットのデュアルD/Aコンバータ(DAC)です。最高12.6GSPSのサンプル・レートに対応します。JESD204Bに対応する8レーン/15.4Gbpsのデータ入力ポートや、高性能のクロック逓倍器、デジタル信号処理機能などを備えています。デジタル信号処理機能は、DCからRFまでのシングルバンド/マルチバンドのワイヤレス・アプリケーションをターゲットとしています。

図1. AD9175用の標準的なPDN。商用品として提供されている評価用ボードに適用されています。
図1. AD9175用の標準的なPDN。商用品として提供されている評価用ボードに適用されています。

以下では、このAD9175を対象としてPDNを最適化する方法を考えます。図1に、同DAC用の標準的なPDNの構成を示しました。この設計は、同DACの評価用ボード(商用品)に採用されています。このPDNでは、12Vの主電源を「ADP5054」に供給します。このICは、4つの降圧レギュレータを集積しています。その後段には、ポストレギュレータとして3つのLDO(低ドロップアウト)レギュレータを配置しています。ここでは、図1のPDNを改善する方法を検討します。その際には、DACの性能が大きく低下することがないように、PDNの出力ノイズを抑えることがポイントになります。

AD9175には、8系統の電源が必要です。それらは、以下の4つのグループに分けることができます。

  • 1V のアナログ電源(2 系統)
  • 1V のデジタル電源(3 系統)
  • 1.8V のアナログ電源(2 系統)
  • 1.8V のデジタル電源(1 系統)

解析――ノイズに関する要件

最適化を行う際には、電源に対するDACの感度を把握しておく必要があります。一般に、DACは、デジタル電源よりもアナログ電源の方がノイズに対する感度が高い傾向があります。そこで、以下ではアナログ電源に着目することにします。

図2のグラフは、AD9175のPSMR(Power Supply Modulation Ratio:電源変調比)性能を表しています。これは、1Vと1.8Vのアナログ電源について評価を行った結果です。1/fの周波数領域では、1Vのアナログ電源の方が感度が高くなります。一方、スイッチング・レギュレータの動作周波数範囲(100kHz~約1MHz)では、1.8Vのアナログ電源の方が感度が高くなっています。

図2. AD9175のPSMR性能。1Vと1.8Vのアナログ電源について評価した結果です。
図2. AD9175のPSMR性能。1Vと1.8Vのアナログ電源について評価した結果です。

PDNの性能は、低ノイズのスイッチング・レギュレータにLCフィルタを付加することで改善できるケースがあります。図3に、Silent Switcher® 2を採用した降圧レギュレータ「LT8650S」の評価結果を示しました。LCフィルタを付加した場合と付加しない場合の出力スペクトルを比較しています。いずれの場合も、SSFM(Spread Spectrum Frequency Modulation:スペクトラム拡散周波数変調)モードはオフにしてあります。Part 1で述べたように、SSFMを適用すると、スイッチング周波数におけるノイズの振幅を抑えられます。但し、三角波変調の周波数に起因するノイズのピークが1/f領域に生成されてしまいます。そのノイズは、DACが許容可能な最大リップルの閾値を上回ります。もともと1/fノイズが存在しているので、閾値のマージンは小さくなっているからです。このような理由から、SSFMの使用は推奨されません。AD9175の出力スペクトルを観測すると、ノイズ・フロアは1μV p-pのレベルになります。最大リップル電圧が閾値を上回ると、DACの搬送波信号の側波帯に、DACのノイズ・フロアを上回るスプリアスが現れます。

図3の結果から、LT8650Sの1/fノイズは、AD9175の1Vのアナログ電源において許容できる最大リップル電圧(閾値)よりも小さく抑えられることがわかります。また、LT8650Sのスイッチング動作に伴うリップル(基本波成分と高調波成分)は、LCフィルタによって閾値以下に抑えられます。

図3. LT8650Sの出力スペクトル。AD9175の1Vのアナログ電源において許容できる最大リップル電圧もプロットしています。
図3. LT8650Sの出力スペクトル。AD9175の1Vのアナログ電源において許容できる最大リップル電圧もプロットしています。

図4に示したのは、Silent Switcher 2を採用した降圧レギュレータ「LT8653S」の出力スペクトルです。図3と同様に、LCフィルタを付加した場合と付加しない場合の結果を比較しています。また、AD9175の1.8Vのアナログ電源において許容できる最大リップル電圧もプロットしています。PDNのノイズがこのレベルを下回っていれば、AD9175の出力スペクトルにおいて1μV p-pのノイズ・フロアよりも大きいスプリアスが生成されることはありません。図4を見ればわかるように、LT8653Sの1/fノイズは、この閾値よりも小さく抑えられています。また、LT8653Sのスイッチング動作に伴うリップル(基本波成分と高調波成分)は、LCフィルタを適用することによって閾値以下に抑えることが可能です。

図4. LT8653Sの出力スペクトル。AD9175の1.8Vのアナログ電源において許容できる最大リップル電圧もプロットしています。
図4. LT8653Sの出力スペクトル。AD9175の1.8Vのアナログ電源において許容できる最大リップル電圧もプロットしています。

結果――最適化したPDN

ここでの目標は、AD9175の優れた動的性能を維持しつつ、図1に示した標準的なPDNよりも高い性能を得ることです。具体的には、効率の向上、実装面積の縮小、電力損失の低減を目指しました。ノイズの目標レベルは、図3と図4に示したリップルの閾値に基づいて設定します。

図5に示したのが、最適化を施したPDNです。このPDNでは、LT8650SとLT8653Sを採用しています。それぞれが生成するアナログ電源にはLCフィルタを適用しました。1Vのアナログ電源は、LT8650Sの一方の出力からLCフィルタを介して供給します。それに対し、1Vのデジタル電源は、LT8650Sのもう1つの出力から直接供給します。AD9175の場合、デジタル電源のノイズに対する感度はアナログ電源のノイズに対する感度よりも低くなります。そのため、デジタル電源にLCフィルタを適用しなくても、DACの動的性能が損なわれることはありません。LT8653Sからは、LCフィルタを介して1.8Vのアナログ電源を供給します(ここでは、1.8Vのデジタル電源も同じ経路で供給しています)。

表1に最適化の効果についてまとめました。図5の最適化されたPDNと、図1の標準的なPDN(クワッド出力の降圧レギュレータと3つのLDOレギュレータで構成)を比較しています。標準的なPDNと比べて、最適化されたPDNではコンポーネントの総面積を70.2%縮小できています。また、効率は69.2%から83.4%まで向上しています。更に、トータルの消費電力は1.0W削減できています。

表1. 最適化されたPDNと標準的なPDNの比較
標準的なPDN(図1) 最適化されたPDN(図5) 標準的なPDNに対する最適化されたPDNの改善の度合い
コンポーネントの総面積 142.4 mm2

Figure A

42.4 mm2

Figure B

70.2%
全体的な効率 69.2%

Figure C

83.4%

Figure D

14.2%
電力損失 1.8 W

Figure E

0.8 W

Figure F

1.0 W

図5. AD9175用の最適化されたPDN
図5. AD9175用の最適化されたPDN

また、図5のPDNによって給電した状態で、AD9175の位相ノイズを評価すると共に、出力スペクトルにおいて搬送波の側波帯に生じるスプリアスを確認しました1。その目的は、最適化されたPDNのノイズ性能が、DACの動的性能を損なわないことを確認することです。表2に示したとおり、標準的なPDNでも最適化されたPDNでも位相ノイズは同等でした。また、図6にはAD9175の出力スペクトルを示しました。ご覧のとおり、搬送波の周波数付近はクリーンな状態にあり、視認できるレベルの側波帯のスプリアスは存在しません。

図6. AD9175の出力スペクトル。最適化されたPDNを適用した場合の結果です。搬送波の周波数は1.8GHz、振幅は-7dBFSです。
図6. AD9175の出力スペクトル。最適化されたPDNを適用した場合の結果です。搬送波の周波数は1.8GHz、振幅は-7dBFSです。
表2. AD9175の位相ノイズ性能。標準的なPDNを適用した場合と最適化されたPDNを適用した場合の結果を示しました。
周波数オフセット 位相ノイズ〔dBc/Hz〕
標準的なPDN(図1) 最適化されたPDN(図5)
DAC0 DAC1 DAC0 DAC1
1.0kHz –91 –91 –91 –91
10.0kHz –99 –99 –99 –99
100.0kHz –110 –110 –110 –110
600.0kHz –125 –125 –125 –125
1.2MHz –134 –134 –134 –134
1.8MHz –137 –137 –137 –137
6.0MHz –148 –148 –148 –148

高速ADC向けの電源システムを最適化する

AD9213」は、分解能が12ビットのA/Dコンバータ(ADC)です。6.5GHzの入力帯域幅、6GSPS/10.25GSPSのサンプル・レートに対応します。また、16レーンのJESD204B対応インターフェースを備えており、最大限の帯域幅性能を提供します。広い瞬時帯域幅、低い変換エラー・レート(CER:Conversion Error Rate)、高いダイナミック・レンジが求められる周波数領域/時間領域のアプリケーションに適しています。

図7に、AD9213用の標準的なPDNを示しました。この設計は、同ICの評価用ボードに採用されています。レギュレータICとしては、クワッド出力のμModule®レギュレータ「LTM4644-1」と2つのリニア・レギュレータを使用しています。このソリューションでは、かなり高い実装効率と電力効率が得られます。それでも、性能には改善の余地があります。ここまでに説明したとおり、最適化に向けた最初のステップは給電先(この例ではAD9213)の感度を定量化することです。そして、PDNの出力ノイズの現実的な上限値を設定します。すなわち、AD9213の性能を維持できる閾値を見極めるということです。以下では、μModuleレギュレータを2個使用して最適化したPDNを紹介します。

なお、10GSPSに対応するAD9213には、15系統の電源が必要です。それらは、以下に示す4つのグループに分けることができます。

  • 1V のアナログ電源(3 系統)
  • 1V のデジタル電源(6 系統)
  • 2V のアナログ電源(4 系統)
  • 2V のデジタル電源(2 系統)
図7. AD9213用の標準的なPDN。商用品として提供されている評価用ボードに適用されています。
図7. AD9213用の標準的なPDN。商用品として提供されている評価用ボードに適用されています。

解析――ノイズに関する要件

図7のPDNでは、LTM4644-1と2つのリニア・レギュレータを使用しています。ここでは、それらを「LTM8024」、「LTM8074」、LDOレギュレータで置き換えてPDNの最適化を実現します。LTM8024とLTM8074は、Silent Switcherを適用したμModuleレギュレータです。

図8. AD9213のPSMR性能。搬送波の周波数が2.6GHzという条件で、1Vと2Vのアナログ電源について評価を実施しました。
図8. AD9213のPSMR性能。搬送波の周波数が2.6GHzという条件で、1Vと2Vのアナログ電源について評価を実施しました。

図8に、AD9213のPSMR性能を示しました。搬送波の周波数が2.6GHzという条件で、1Vと2Vのアナログ電源について評価した結果です。ご覧のように、2Vのアナログ電源よりも1Vのアナログ電源の方がノイズに対する感度が高いことがわかります。

図9に、LTM8024の出力スペクトルを示しました。同ICを強制連続モード(FCM:Forced Continuous Mode)で動作させ、LDOレギュレータを併用した場合と併用しない場合の結果を示しました。AD9213のノイズ・フロアは-98dBFSのレベルです。それ以上のスプリアスが生成されることのない最大リップル電圧(閾値)もプロットしています。図9の青色のプロットは、LTM8024とLDOレギュレータを併用することなく測定を行った結果です。これを見ると、LTM8024の出力に含まれる1/fノイズとスイッチング周波数に生じるスプリアスは、1Vのアナログ電源におけるリップル電圧の閾値を上回っています。

一方、緑色のプロットは、LTM8024の後段にLDOレギュレータ「ADP1764」を追加した場合の結果です。このようにすれば、1/fノイズと、スイッチング動作に伴う基本波成分と高調波成分をリップル電圧の閾値より小さく抑えることができます。なお、ADP1764の入力には、多少のオーバーヘッド電圧が必要になります。ここでは、ADP1764の入力として、LTM8024が生成する1.3Vの出力を使用しています。この300mVのオーバーヘッドは、標準的なソリューションで使われる500mVのオーバーヘッドよりも少し低い値です。それにより、推奨されるヘッドルーム電圧の仕様を満たしつつ、LDOレギュレータにおける電力損失を最小限に抑えています。

図9. LTM8024の出力スペクトル。AD9213の1Vのアナログ電源において許容できる最大リップル電圧もプロットしています。
図9. LTM8024の出力スペクトル。AD9213の1Vのアナログ電源において許容できる最大リップル電圧もプロットしています。

続いて、2Vのアナログ電源に注目します。図10に示したのは、LTM8074をFCMで動作させた場合の出力スペクトルです。LCフィルタを付加した場合と付加していない場合の結果を示しています。また、AD9213の2Vのアナログ電源で許容できる最大リップル電圧もプロットしています。この閾値を上回ると、AD9213の搬送波信号の側波帯に、同ICのノイズ・フロア(-98dBFS)を上回るスプリアスが現れます。1Vのアナログ電源と同様に、2Vのアナログ電源にLTM8074から直接給電すると、そのスイッチング動作に伴うスプリアスがリップル電圧の閾値を上回ってしまいます。ただ、LDOレギュレータを併用する必要はありません。LTM8074の出力にLCフィルタを追加するだけで、スイッチングに伴うスプリアスを閾値以下のレベルに抑えることができます。

図10. LTM8074の出力スペクトル。AD9213の2Vのアナログ電源において許容できる最大リップル電圧もプロットしています。
図10. LTM8074の出力スペクトル。AD9213の2Vのアナログ電源において許容できる最大リップル電圧もプロットしています。

結果――最適化したPDN

ここまでに示した評価結果を踏まえ、PDNの最適化を行いました。図11に示したように、レギュレータICとしてはLTM8024、LTM8074、ADP1764を使用しています。比較的感度の高い1Vのアナログ電源は、LTM8024とADP1764を併用して供給します。LTM8024で1.3V(出力1)を生成し、それをADP1764によって1Vに降圧するということです。一方、1Vのデジタル電源はLTM8024の出力2から直接供給します。DAC(AD9175)の場合とほぼ同様に、AD9213においてもアナログ電源と比べてデジタル電源のノイズに対する感度は低くなります。そのため、デジタル電源はLTM8024から直接供給しています。それによってAD9213の動的性能が大きく損なわれることはありません。2Vのアナログ電源については、LTM8074の出力にLCフィルタを付加した状態で供給します(ここでは、2Vのデジタル電源も同じ経路で供給しています)。

 

図11. AD9213用の最適化されたPDN
図11. AD9213用の最適化されたPDN

 

表3は、最適化されたPDNと標準的なPDNを比較したものです。図7に示したように、標準的なPDNはクワッド出力の降圧レギュレータと2つのLDOレギュレータで構成されています。このような標準的なPDNと比べて、最適化したPDNではコンポーネントの総面積を15.4%縮小できています。また、効率は63.1%から73.5%まで向上しています。更に、トータルの消費電力は1.0W削減できています。

表3. 最適化されたPDNと標準的なPDNの比較
標準的なPDN(図7) 最適化されたPDN(図11) 標準的なPDNに対する最適化されたPDNの改善の度合い
コンポーネントの総面積 153.0 mm2

Figure G

129.5 mm2

Figure H

15.4%
全体的な効率 63.1%

Figure I

73.5%

Figure J

10.4%
電力損失 2.5 W

Figure K

1.5 W

Figure L

1.0 W

最適化の効果を確認するために、図11のPDNを使って給電した状態でAD9213のSFDRとS/N比を評価しました。表4に示したとおり、S/N比とSFDRはデータシートに記載された仕様の範囲内に収まっています。また、AD9213の出力スペクトルにおいて搬送波の側波帯に生じるスプリアスも確認しました。図12に示すように、搬送波の周波数付近はクリーンな状態にあり、側波帯のスプリアスは視認できるレベルでは生じていません。

表4. AD9213のS/N比とSFDR。最適化されたPDNを適用した場合の評価結果です。搬送波の周波数は2.6GHzです。
項目 評価結果 データシートに記載された仕様
最小値 代表値 最大値
S/N比〔dBFS〕 52.6 50.1 52.3
SFDR〔dBFS〕 72.0 60.0 76.0

 

図12. AD9213の出力スペクトル。最適化されたPDNを適用した場合の評価結果です。搬送波の周波数は2.6GHz、振幅は-1dBFSです。
図12. AD9213の出力スペクトル。最適化されたPDNを適用した場合の評価結果です。搬送波の周波数は2.6GHz、振幅は-1dBFSです。

 

まとめ

一般に、DAC/ADC製品については、評価用ボードが商用品として提供されています。そうしたボードのPDNは、各DAC/ADCのノイズの要件を満たすように設計/実装されます。慎重な考察に基づいて設計されているわけですが、それでも改善の余地はあります。本稿では、高速DAC/ADC用のPDNを最適化した例を示しました。いずれのPDNにおいても、実装面積と効率を改善することができました。また、特に重要な熱性能についても、標準的なPDNを上回る結果が得られました。異なる設計を適用したり、より新しいデバイスを採用したりすることで、更なる改善を図れる可能性もあります。Part 3以降では、RFトランシーバー用のPDNを最適化した例などを紹介する予定です。

参考資料

1 Patrick Errgy Pasaquian、Pablo Perez, Jr.「シグナル・チェーン用の電源システムを最適化する 【Part 1】電源ノイズの許容レベルを把握する」Analog Dialogue、Vol. 55、No. 1、2021年3月

Peter Delos「PSMRの謎を解く――PSRRとはどう異なるのか?」Analog Devices、2018年12月

Peter Delos、Jarrett Liner「DACの位相ノイズ性能を改善、極めて精度の高いDDSアプリケーションを実現可能に」Analog Dialogue、Vol. 51、No. 3、2017年8月

The Essential Guide to Data Conversion(データ変換の基本)」Analog Devices

Umesh Jayamohan「Powering GSPS or RF Sampling ADCs: Switcher vs. LDO(GSPS/RFサンプリング対応のADCへの給電方法:スイッチング・レギュレータとLDOレギュレータを比較する)」Analog Devices、2015年11月

Aldrick Limjoco、Patrick Errgy Pasaquian、Jefferson Eco「従来の半分のスペースでGSPSサンプリングADCに低ノイズ電源を供給するSilent Switcher μModuleレギュレータ」Analog Devices、2018年10月

Jefferson Eco、Aldrick Limjoco「DC/DCコンバータにおけるフェライト・ビーズの活用法」Analog Dialogue、Vol. 50、No. 1、2016年2月

Umesh Jayamohan「高速 A/D コンバータの電源領域」Analog Dialogue、Vol. 52、No. 2、2018年5月

John Martin Dela Cruz

John Martin Dela Cruz

John Martin Dela Cruz は、アナログ・デバイセズのアプリケーション・エンジニアです。2020年10月に入社しました。主に航空宇宙/防衛分野向けの電源システムを担当。フィリピン大学ディリマン校(フィリピン ケソン市)で電気工学の学士号を取得しています。

Patrick Errgy Pasaquian

Patrick Errgy Pasaquian

2014年にアナログ・デバイセズ入社。設計およびレイアウト・エンジニアリング・グループのアプリケーション・エンジニア。これまでアプリケーション開発、設計評価、アタッチ電源、EngineerZone®でのカスタマ・サポートなどの様々な業務を担当。2015年にはフィリピン科学技術省(DOST)主催の全国コンペで論文を発表。イロイロのセントラル・フィリピン大学で電子工学の学士号を取得。