AD6676

推荐新设计使用

宽带中频接收机子系统

数据手册 (Rev. D) 产品选型表
产品模型
1
产品技术资料帮助

ADI公司所提供的资料均视为准确、可靠。但本公司不为用户在应用过程中侵犯任何专利权或第三方权利承担任何责任。技术指标的修改不再另行通知。本公司既没有含蓄的允许，也不允许借用ADI公司的专利或专利权的名义。本文出现的商标和注册商标所有权分别属于相应的公司。
Viewing:

产品详情

  • 高瞬时动态范围
    • 噪声系数(NF)低至13 dB
    • 噪声频谱密度(NSD)低至−159 dBFS/Hz
    • IIP3高达36.9 dBm，杂散音低于−99 dBFS
  • 可调谐带通Σ-Δ型模数转换器(ADC)
    • 信号带宽：20 MHz至160 MHz
    • 中频中心频率：70 MHz至450 MHz
    • 可配置输入满量程电平：−2 dBm至−14 dBm
      • 易于驱动的阻性中频输入
    • 1 dB增益平坦度，带外峰化低于0.5 dB
      • 混叠抑制大于50 dB
    • 2.0 GSPS至3.2 GSPS ADC时钟速率
      • 片内PLL时钟倍频器
    • 16位I/Q速率高达266 MSPS
  • 片内数字信号处理
    • NCO和正交数字下变频器(QDDC)
    • 可选抽取系数：12、16、24和32
  • 支持自动增益控制(AGC)
    • 片内衰减器范围为27 dB、步进为1 dB
    • 通过可配置AGC数据端口实现衰减器快速控制
    • 具有可编程阈值的峰值检测标志
  • 单通道或多通道，支持JESD204B
  • 低功耗：1.20 W
    • 电源电压：1.1 V和2.5 V
    • TDD省电高达60%
  • 4.3 mm × 5.0 mm WLCSP
AD6676
宽带中频接收机子系统
AD6676 Functional Block Diagram AD6676 Pin Configuration
添加至 myAnalog

将产品添加到myAnalog 的现有项目或新项目中（接收通知）。

创建新项目
提问

参考资料

数据手册 1

用户手册 1

技术文章 4

信息 1

了解更多
添加至 myAnalog

将产品添加到myAnalog 的现有项目或新项目中（接收通知）。

创建新项目

软件资源

器件驱动器 2

硬件生态系统

部分模型 产品周期 描述
单/双/三平衡混频器 1
ADL5801
推荐新设计使用 高IP3、10 MHz 至6 GHz 有源混频器
集成LO的RF混频器 1
ADRF6620
过期 700 MHz 至 2700 MHz接收混频器，集成IF DGA、小数N分频PLL和VCO
小数N分频PLL 1
ADF4355-2
推荐新设计使用 集成VCO的宽带频率合成器
增益模块 2
ADL5541
量产 射频/中频（ RF/IF）增益模块，工作频率50 MHz 至6 GHz ，增益15 dB
ADL5542
量产 20dB固定增益、50 MHz到6 GHz RF/IF增益模块
正线性稳压器(LDO) 2
ADP223
推荐新设计使用 双通道、300 mA 可调输出、低噪声、高PSRR电压调节器
ADP1752
量产 800MA低VIN LDO稳压器
Modal heading
添加至 myAnalog

将产品添加到myAnalog 的现有项目或新项目中（接收通知）。

创建新项目

工具及仿真模型

AD6676 AMI Model

打开工具

ADC Companion Transport Layer RTL Code Generator Tool

This command line executable tool generates a Verilog module which implements the JESD204 receive transport layer. The user specifies in a configuration file one or more modes to be supported by the transport layer module. These modes are defined as a set of JESD204 parameter values: L, M, F, S, N', and CF. The transport layer converts JESD204 lane data output from a JESD204 link layer IP to a data bus with a fixed width, containing interleaved virtual converter samples. Both JESD204B and JESD204C link layers are supported.

打开工具

评估套件

eval board
schematic 1
EVAL-AD6676

AD6676 评估板

立即购买 更多内容

产品详情

AD6676EBZ支持高度集成的IF子系统AD6676，该子系统可数字化高达160 MHz的射频(RF)频段，并且此频段在70 MHz至450 MHz中频(IF)范围内为宽度居中。 与传统奈奎斯特IF采样ADC不同，AD6676依靠具有高过采样率的可调谐带通Σ-Δ型ADC，无需特定频段的IF SAW滤波器和增益级，极大简化宽带无线电接收机架构。 片内正交数字下变频后接可选抽取滤波器，可将复数的数据速率降低至62.5 MSPS至266.7 MSPS范围内便于管理的速率。 16位复数输出数据通过单通道或双通道JESD204B接口传输至主机，支持的线路速率高达5.333 Gbps。

AD6676EBZ兼容ADI公司基于FPGA的数据采集套件 HSC-ADC-EVALEZ。
EVAL-AD6676
AD6676 评估板
Eval-AD6676

最新评论

需要发起讨论吗？ 没有关于 AD6676的相关讨论？是否需要发起讨论？

在EngineerZone®上发起讨论

近期浏览