-
ADSP-21469 SHARC プロセッサ データシート (Rev. 0)6/30/2010PDF1812 kB
最新情報 (1)
製品概要
機能と利点
- 450MHzのコア・クロック速度
- 5MビットのオンチップRAM
- FIR、IIR、FFTアクセラレータを内蔵
- 16ビット幅のDDR2外部メモリ・インターフェース
- デジタル・オーディオ・インターフェース（DAI）によって、S/PDIFトランスミッタ／レシーバや8チャンネルの非同期サンプル・レート・コンバータなどのペリフェラルへのアクセスをユーザ定義可能
- スキャッタ／ギャザーDMA、ディレイラインDMAをはじめ、大幅に強化されたDMAエンジン
- 8つのシリアル・ポート（SPORT）でI2Sモード、レフト・ジャスティファイ・モード、TDMモードに対応
- 2つのSPI互換ポートでマスタ・モードとスレーブ・モードに対応
- UARTおよび2線式インターフェース
- 16のパルス幅変調（PWM）チャンネル
- 3つのフル機能タイマ
- 324ピンPBGAパッケージ
- 商用および工業用温度範囲
製品概要
ADSP-21469をはじめとする第4世代のSHARC®プロセッサは、高度な処理能力に加え、ハードウェアベースのフィルタ・アクセラレータ、オーディオ／アプリケーションに特化したペリフェラル、最新のサラウンド・サウンド・デコーダ・アルゴリズムに対応した新しいメモリ構成を備えています。第4世代のデバイスはすべてピン互換性があり、従来のSHARCプロセッサ全製品との完全なコード互換性を備えています。SHARCプロセッサ・ファミリーのこれらの最新製品は、単一命令複数データ（SIMD）コアをベースにし、32ビット固定小数点および32/40ビット浮動小数点演算フォーマットに対応しているため、高性能なオーディオ・アプリケーションに最適です。
ADSP-21469は、第4世代のSHARCプロセッサ・ファミリーの中でも最高の性能（450MHz/2700MFLOPS）を提供します。このような高い性能を備えたADSP-21469は、より高度な仕様が求められるプロ用／自動車用オーディオ市場に最適です。高いコア性能に加えて、ADSP-21469には、システムのトータル性能を高めるハードウェアFIR、IIR、FFTアクセラレータ処理ブロックが内蔵されています。またVariable Instruction Set Architecture（VISA）という新機能によって、コード・サイズを20～30％削減し、メモリ・サイズに十分な余裕を持って処理を行うことができます。第4世代のDSPでは、16ビット幅のDDR2 SDRAMに対するグルーレスなインターフェースを備えることによって、高速な外部メモリに接続できます。
第4世代のSHARCプロセッサには、特定用途向けのペリフェラルも搭載されており、ハードウェア設計を簡素化し、設計上のリスクを最小限に抑え、製品の市場投入までの時間を短縮することが可能です。さらに、デジタル・オーディオ・インターフェース（DAI）と呼ばれる機能も備えており、これらを利用した各機能ブロック間の相互接続や、ソフトウェア・プログラマブルなシグナル・ルーティング・ユニット（SRU）を経由し、各機能ブロックと外部ピンとの接続も可能です。SRUは、DAIブロック間のシグナル・ルーティングを完全かつ柔軟に実行することができる革新的なアーキテクチャ機能です。SRUを介して接続されるペリフェラルとしては、シリアル・ポート、SPIポート、S/PDIFトランスミッタ／レシーバ、8チャンネルの非同期サンプル・レート・コンバータ・ブロックなどがあります。第4世代のSHARCでは、シリアル・ポートからのデータをDMAコントローラによって外部メモリに直接転送できます。他のペリフェラル（UARTや2線式インターフェースなど）は、デジタル・ペリフェラル・インターフェース（DPI）を介して接続されます。
製品ライフサイクル
製造中
この製品ファミリーの1つ以上の型番が生産／供給中です。新規の設計に適していますが、より新しい代替製品を提供している場合があります。
評価キット (4)
参考資料
-
EE-379: ADSP-214xx vs ADSP-SC58x/ADSP-2158x - Peripheral Considerations (Rev. 1)11/27/2017PDF387 K
-
EE-112: Class Implementation in Analog C++11/14/2016PDF31 K
-
EE-356: エミュレータ／評価ハードウェアのトラブルシューティング・ガイド CCES 対応版 (Rev. 1)10/4/2012PDF0
-
• EE-356: Associated Files (Rev 1, 09/2012)
ZIP -
EE-355: Expert In-Circuit FLASH Programmer for SHARC® Processors (Rev. 1)8/20/2012PDF1045 kB
-
• EE-355: Code Example (Rev 1, 08/2012)
ZIP -
EE-243: Using the Expert DAI for SHARC® Processors (Rev. 7)7/6/2010PDF337 kB
-
• EE-243: Code example (Rev 7, 06/2010)
ZIP -
EE-349: ADSP-2146x Board Design Guidelines for DDR2 Memory (Rev. 3)6/1/2010PDF1037 kB
-
• EE-349: Schematics (Rev 3, 11/2012)
ZIP -
EE-348: Estimating Power for ADSP-214xx SHARC®Processors (Rev. 4)4/6/2010PDF135 kB
-
• EE-348: Power Calculator (Rev 4, 02/2011)
ZIP -
EE-345: Boot Kernel Customization and Firmware Upgradeability on SHARC Processors® (Rev. 1)10/6/2009PDF331 kB
-
• EE-345: Code example (Rev 1, 10/2009)
ZIP -
EE-332: Cycle Counting and Profiling (Rev. 2)8/18/2009PDF142 kB
-
• EE-332: Code example
ZIP -
EE-322: Expert Code Generator for SHARC® Processors (Rev. 5)6/15/2009PDF742 kB
-
• EE-322: Code Example (Rev 5, 01/2012)
ZIP -
EE-340: SPIによるSHARC®とBlackfin®間接続 (Rev. 1)7/11/2008PDF682 kB
-
• EE-340: Code example (Rev 1, 07/2008)
ZIP -
EE-323: Implementing Dynamically Loaded Software Modules (Rev. 1)3/8/2008PDF0
-
• EE-323: Associated Code
ZIP -
EE-175: Emulator and Evaluation Hardware Troubleshooting Guide for VisualDSP++ Users (Rev. 14)5/21/2007PDF183 kB
-
• EE-175: Associated Files
ZIP -
EE-253: Power Bypass Decoupling of SHARC® Processors (Rev. 1)12/5/2006PDF354 kB
-
EE-290: Managing the Core PLL on SHARC® Processors (Rev. 5)7/12/2006PDF409 kB
-
• EE-290: Code Example (Rev 5, 03/2012)
ZIP -
EE-270: Extended-Precision Fixed-Point Arithmetic on SIMD SHARC® Processors (Rev. 1)7/8/2005PDF86 kB
-
• EE-270 Software Code
ZIP -
EE-264: Interfacing MultiMediaCard™ with ADSP-2126x SHARC® Processors (Rev. 1)5/6/2005PDF975 kB
-
• EE-264 Software Code
ZIP -
EE-267: Implementing In-Place FFTs on SISD and SIMD SHARC® Processors (Rev. 1)4/4/2005PDF32 kB
-
• EE-267 Software Code
ZIP -
EE-261: Understanding Jitter Requirements of PLL-Based Processors (Rev. 1)2/15/2005PDF90 kB
-
EE-260: Interfacing AD7865 Parallel ADCs to ADSP-2136x SHARC® Processors (Rev. 1)12/17/2004PDF500 kB
-
• EE-260 Software Code
ZIP -
EE-202: Using the Expert Linker for Multiprocessor LDFs (Rev. 3)9/15/2004PDF1186 kB
-
• EE-202 Software Code
ZIP -
EE-232: Configuring the Signal Routing Unit of ADSP-2126x SHARC® DSPs (Rev. 1)2/18/2004PDF70 kB
-
EE-210: SDRAM Selection and Configuration Guidelines for ADI Processors (Rev. 2)10/27/2003PDF241 kB
-
EE-189: Link Port Tips & Tricks For ADSP-2106x & ADSP-2116x SHARC® DSPs10/27/2003PDF105 kB
-
EE-177: SHARC® SPI Slave Booting (Rev. 3)5/2/2003PDF43 kB
-
• EE-177: Code Example (Rev 3, 01/2007)
ZIP -
EE-68: Analog Devices JTAG Emulation Technical Reference (Rev. 10)12/20/2002PDF293 kB
-
EE-128: DSP in C++: Calling Assembly Class Member Functions From C++9/18/2002PDF172 kB
-
EE-69: Understanding and Using Linker Description Files on SHARC Processors (Rev. 2)9/17/2002PDF88 kB
-
• EE-69: Code Example (Rev 2, 01/2007)
ZIP -
EE-110: A Quick Primer on ELF and DWARF File Formats5/17/2000PDF19 kB
-
EE-104: Setting Up Streams with the VisualDSP Debugger11/5/1999PDF120 kB
-
• EE-104 Software Code
ZIP
-
ADSP-21469 EZ-KIT Lite® Evaluation System Manual (Rev. 1.1)3/27/2017PDF916 kB
-
SHARC® Audio EZ-Extender® Manual (Rev. 1.1)11/11/2009PDF617 kB
-
Blackfin®/SHARC® USB EZ-Extender® Manual (Rev. 1.1)5/7/2009PDF359 kB
-
SHARC® USB EZ-Extender® Manual (Rev. 2.1)7/26/2006PDF222 kB
-
SHARC® EZ-Extender® Manual (Rev. 3.1)7/26/2006PDF235 kB
-
SHARCプロセッサ：マニュアル5/17/2023
-
Getting Started with SHARC2/14/2015
-
ADSP-214xx SHARC® Processor Hardware Reference (Rev. 1.1)8/17/2009PDF17731 kB
-
Documentation Errata
-
SHARC® Processor Programming Reference (Includes ADSP-2136x, ADSP-2137x, and ADSP-214xx Processors) (Rev. 2.4)3/14/2007PDF5387 kB
-
Documentation Errata
-
VisualDSP++® 5.0 Assembler and Preprocessor Manual (Rev. 3.4)11/15/2009PDF3197 kB
-
VisualDSP++® 5.0 C/C++ Compiler Manual for SHARC® Processors (Rev. 1.5)11/13/2009PDF2277 kB
-
Documentation Errata
-
VisualDSP++® 5.0 Loader and Utilities Manual (Rev. 2.5)11/13/2009PDF2246 kB
-
Documentation Errata
-
VisualDSP++® 5.0 Licensing Guide (Rev. 1.4)11/13/2009PDF392 kB
-
VisualDSP++® 5.0 Kernel (VDK) Users Guide (Rev. 3.5)11/13/2009PDF2401 kB
-
VisualDSP++® 5.0 Linker and Utilities Manual (Rev. 3.5)11/13/2009PDF2290 kB
-
VisualDSP++® 5.0 Run-Time Library Manual for SHARC® Processors (Rev. 1.5)11/12/2009PDF2298 kB
-
VisualDSP++® 5.0 Users Guide (Rev. 3.0)12/9/2007PDF2738 kB
-
VisualDSP++® 5.0 Quick Installation Reference Card (Rev. 3.1)8/30/2007PDF91 kB
-
VisualDSP++® 5.0 Getting Started Guide (Rev. 3.0)8/30/2007PDF2035 kB
-
Documentation Errata
-
VisualDSP++® 5.0 Product Release Bulletin (Rev. 3.0)8/30/2007PDF774 kB
-
ICE-1000/ICE-2000 Emulator User’s Guide (Rev. 1.2)6/3/2014PDF321 kB
-
HPUSB, USB, and HPPCI Emulator User’s Guide (Rev. 3.2)11/11/2009PDF746 kB
-
ICE-100B Emulator User’s Guide (Rev. 1.1)11/11/2009PDF348 kB
-
ADSP-21467/ADSP-21469 SHARC Anomaly List for Revision 0.0, 0.2 (Rev. L)3/5/2014PDF247 K
-
SHARCプロセッサ・ファミリー1/23/2011PDF1737 kB
ソフトウェア & システム
Software & Tools Anomalies
Software Development Tools
CrossCore® Embedded Studio
CrossCore Embedded Studioは、アナログ・デバイセズのBlackfin®、SHARC®、Arm®の各プロセッサ・ファミリ向けに用意された、世界トップクラスの統合開発環境（IDE）です。
SigmaStudio®
アナログ・デバイセズのDSPオーディオ・プロセッサおよびA2B®（オートモーティブ・オーディオ・バス）トランシーバー向けにプログラミング、開発、チューニングを行うソフトウェアのグラフィック開発ツール
Software Modules
SRS TruVolume, SHARC
The SRS TruVolume® library for the SHARC processor implements automatic volume-control post-processing that adjusts the amplitude of a stereo audio signal to maintain a constant perceived level of loudness in spite of level changes in the input audio material.
ツールおよびシミュレーション
設計リソース
アナログ・デバイセズでは、最高レベルの品質と信頼性を備えた製品を提供することに最大の力を常に注いでいます。これを実現するため、製品およびプロセスの設計のあらゆる観点で品質と信頼性のチェックを行っています。そして、それは、製造工程においても同様です。アナログ・デバイセズは常に、出荷製品の「ゼロ・ディフェクト」を目指しています。詳細についてはアナログ・デバイセズの品質および信頼性プログラム/認定証をご覧ください。
| 製品番号 | 材料宣誓書（MD） | 信頼性データ | ピン/パッケージ図 | CADシンボル、フットプリント & 3Dモデル |
|---|---|---|---|---|
| ADSP-21469BBCZ-3 | 成分表 | 品質および信頼性 | 324-Ball CSPBGA (19mm x 19mm) | |
| ADSP-21469KBCZ-3 | 成分表 | 品質および信頼性 | 324-Ball CSPBGA (19mm x 19mm) | |
| ADSP-21469KBCZ-4 | 成分表 | 品質および信頼性 | 324-Ball CSPBGA (19mm x 19mm) | |
| Wafer Fabrication Data |
PCN-PDN情報
以下ドロップダウンからモデルを選択しPCN/PDN通知に登録してください。過去の通知も参照できます。
サンプル＆購入
ご注文に関するFAQ
オンライン注文や支払い方法などに関する質問については、 ご注文に関するFAQをご覧ください。
購入価格
(**) 表示されている価格と価格範囲は、少量の注文に基づくものです。
リスト価格
(*)価格は1Ku当たりの米ドルで、米国内における販売価格（FOB）で表示されておりますので、予算のためにのみご使用いただけます。また、その価格は変更されることがあります。米国以外のお客様への価格は、輸送費、各国の税金、手数料、為替レートにより決定されます。価格・納期等の詳細情報については、弊社正規販売代理店. または担当営業にお問い合わせください。なお、 評価用ボードおよび評価用キットの表示価格は1個構成としての価格です。
リードタイム
リードタイムに関する当社CCOからの最新のご案内をご確認ください。
サンプル請求について
上記の「サンプル注文」ボタンをクリックすると、サードパーティのADIサンプルサイトにリダイレクトされます。選択された部品は、ログイン後、当サイトのカートに引き継がれます。当サイトを利用したことがない場合は、新規にアカウントを作成してください。サンプルサイトに関するご質問は、 カスタマーサービスへお問合せ ください。
評価用ボード
表示されている価格は、1個あたりの価格です。
analog.comサイトから購入できるボードは、最大で2枚までとなります。3枚以上の購入をご希望の場合は、正規販売代理店からご購入ください。
価格は1個当たりの米ドルで、米国内における販売価格（FOB）で表示されておりますので、予算のためにのみご使用いただけます。 また、その価格は変更されることがあります。米国以外のお客様への価格は、輸送費、各国の税金、手数料、為替レートにより決定されます。価格・納期等の詳細情報については、弊社正規販売代理店または担当営業にお問い合わせください。なお、 評価用ボードおよび評価用キットの表示価格は1個構成としての価格です。