ADP123

製造中

リニア・レギュレータ、300 mA、5.5V入力、低静止電流、CMOS、固定出力電圧

データシート (Rev. E) 製品セレクション・テーブル
製品モデル
2
1Ku当たりの価格
最低価格：$0.42
利用上の注意

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ･デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。


本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。

なお、日本語版のデータシートは基本的に「Rev.0」（リビジョン0）で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」（Rev.G）と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。
Viewing:

製品の詳細

  • 入力電圧範囲： 2.3 V to 5.5 V
  • 最大出力電流： 300 mA
  • 最大出力電流： 300 mA
  • 非常に低いドロップアウト電圧：
    85 mV@300mA負荷
  • 低シャットダウン電流：1μA以下
  • 低静止電流：45μA＠無負荷
  • 初期精度：±1%精度
  • 詳細については、データシートを参照してください。
ADP123
リニア・レギュレータ、300 mA、5.5V入力、低静止電流、CMOS、固定出力電圧
ADP123 Functional Block Diagram ADP123-pc
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成
質問する
サポート

アナログ・デバイセズのサポート・ページはアナログ・デバイセズへのあらゆるご質問にお答えするワンストップ・ポータルです。

ドキュメント

データシート 1

ユーザ・ガイド 1

アプリケーション・ノート 3

さらに詳しく
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成

ソフトウェア・リソース

デバイス・ドライバ 1

ハードウェア・エコシステム

製品モデル 製品ライフサイクル 詳細
ADP172
新規設計に推奨 リニア・レギュレータ、300mA、CMOS、低静止電流
Modal heading
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成

ツールおよびシミュレーション

LTspice 1

下記製品はLTspiceで使用することが出来ます。:

  • ADP123
LTspice

LTspice®は、無料で提供される強力で高速な回路シミュレータと回路図入力、波形ビューワに改善を加え、アナログ回路のシミュレーションを容易にするためのモデルを搭載しています。

 

評価用キット

EVAL-ADP123

ADP123 Evaluation Board

今すぐ購入 詳細を表示

製品詳細

These evaluation boards are used to demonstrate the functionality of the ADP123 linear regulators.


Simple device measurements such as line and load regulation, dropout, and ground current can be demonstrated with just a single voltage supply, a voltmeter, a current meter, and load resistors.

eval board
schematic 1
schematic 2
schematic 3
EVAL-TPG-ZYNQ3

Xilinx Zynq®-7000 All Programmable SoC Evaluation Kit

今すぐ購入 詳細を表示

機能と利点

  • Upgraded with -3 speed grade XC7Z045 FFG900 supporting up to 12.5 Gbps JESD204B Lane Rates
  • 1 GB (PS) DDR3 Component Memory
  • 1 GB (PL) SODIM Memory
  • GigE Ethernet
  • USB Host
  • FMC LPC and HPC Expansion Ports
  • 12 V Adapter powers Zynq® Evaluation Kit
    • Provides Power for RadioVerse Transceiver Evaluation Boards via FMC Connector
 

製品詳細

The Zynq®-7000 All Programmable SoC Evaluation Kit Optimized for JESD204B provides a data capture platform for many of the RadioVerse families of wideband transceiver evaluation boards.  A single 12 V power supply provides power for both the Zynq® and the RadioVerse evaluation boards.  The data capture platform interfaces to the RadioVerse evaluation boards through a variety of interfacing standards including JESD207 and JESD204B.  The JESD204B interface on the Zynq® evaluation system supports up to 12.5 Gbps lane rates.  A variety of interface options allows the evaluation kit to interface directly to a PC monitor, keyboard, and mouse as well to a PC running the Transceiver Evaluation or Prototyping Software Packages.

Comparison of ZC706 and EVAL-TPG-ZYNQ3 is listed as below.

Board FPGA part no. Speed grade Package type GTX speed supported (Gb/s) Transceiver Evaluation Platform Supported
ZC706 XC7Z045 FFG 900 -2 -2 FF 10.3125 AD9371, AD9375
EVAL-TPG-ZYNQ3 XC7Z045 FFG 900 -3 -3 FF 12.5 AD9371, AD9375, ADRV9009, ADRV9008-1/-2

EVAL-ADP123
ADP123 Evaluation Board
EVAL-TPG-ZYNQ3
Xilinx Zynq®-7000 All Programmable SoC Evaluation Kit
EVAL-TPG-ZYNQ3_ANGLE-web EVAL-TPG-ZYNQ3_BOTTOM-web EVAL-TPG-ZYNQ3_TOP-web

最新のディスカッション

1 年前
RE: DDR2 memory selection for ADV8003 and ADV8005
2 年前
RE: EN Threshold discrepancy in Datasheet for Power LDO (ADP123 and ADP222)
EngineerZone®で関連するディスカッションを見る

最近表示した製品