ADN4667

製造中

CMOS差動ライン・レシーバ:3 V LVDS クワッド

利用上の注意

本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。

なお、日本語版のデータシートは基本的に「Rev.0」(リビジョン0)で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」(Rev.J)と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。

Viewing:

製品情報

  • 出力ピンの±15 kV ESD保護
  • スイッチング・レート: 400 Mbps (200 MHz)
  • フロー・スルー・ピン配置によりPCBレイアウトを簡素化
  • 差動スキュー: 300 ps (typ)
  • 最大差動スキュー: 400 ps
  • 最大伝搬遅延: 1.7 ns
  • 電源電圧: 3.3 V
  • 既存5 V LVDSレシーバと互換

ADN4667は、クワッドのCMOS低電圧差動シグナリング(LVDS)ライン・ドライバであり、400 Mbps (200 MHz)を超えるデータ・レートと超低消費電力を提供します。 フロー・スルー・ピン配置を採用しているため、PCBレイアウトおよび入力信号と出力信号の分離が容易になります。

このデバイスは低電圧TTL/CMOSロジック信号を入力して、ツイストペア・ケーブルのような伝送媒体を駆動する±3.1 mAの差動電流出力に変換します。送信された信号は、受信端で終端抵抗の両端に±310 mVの差動電圧を発生します。この差動電圧は、ADN4668のようなLVDSレシーバによってTTL/CMOSロジック・レベルに戻されます。また、ADN4667はアクティブ・ハイとアクティブ・ローのイネーブル/ディスエーブル入力(ENとEN)も提供します。これらの入力は4個すべてのドライバを制御し、ディスエーブル状態では出力電流をターンオフして静止消費電力を10 mW (typ)に削減します。

ADN4667とこれと対になるLVDSレシーバの組み合わせは、高速な1対1データ伝送に対する新しいソリューションを提供し、ECL (emitter-coupledロジック)またはPECL (positive emitter-coupledロジック)に対する低消費電力の代替品を提供します。

アプリケーション

  • バック・プレーン・データ伝送
  • ケーブル・データ伝送
  • クロック分配
  • ADN4667
    CMOS差動ライン・レシーバ:3 V LVDS クワッド
    ADN4667-fbl ADN4667-pc
    myAnalogに追加

    myAnalogの製品セクション(通知受け取り)、既存/新規プロジェクトに製品を追加する。

    新規プロジェクトを作成
    質問する
    サポート

    アナログ・デバイセズのサポート・ページはアナログ・デバイセズへのあらゆるご質問にお答えするワンストップ・ポータルです。


    ドキュメント

    さらに詳しく
    myAnalogに追加

    myAnalogのリソース・セクション、既存/新規プロジェクトにメディアを追加する。

    新規プロジェクトを作成

    ツールおよびシミュレーション

    ADN4667 IBIS Model 1

    最新のディスカッション

    最近表示した製品