お探しの製品ではありませんか
質問する
以下に質問を入力すると、アナログ・デバイセズのナレッジ・ベースからよくある質問の答えを見ることができます。
検索
その他のサポート
よく聞かれる質問（FAQ）
特長
- 高ダイナミックレンジ
- S/N比＝75.0dBFS＠70MHzv
（AIN＝−1dBFS）
- SFDR＝87dBc＠70MHz
（AIN＝−1dBFS）
- 詳細はデータシートをご参照ください。 - 優れたIFサンプリング性能
- S/N比＝73.7dBFS＠170MHz
（AIN＝−1dBFS）
- SFDR＝85dBc＠170MHz（AIN＝−1dBFS）
- フルパワー帯域幅465MHz - オンチップ3.3Vバッファ
- 2V p-p～2.5V p-p（デフォルト）の範囲で入力スパンをプログラム可能 - 整数1、2、4、8分周入力をもつ差動クロック入力レシーバ
（クロック分周器の入力は1.24GHzまで入力可能） - ADCのクロック・デューティ・サイクル・スタビライザを内蔵
- SYNC入力により複数デバイスの同期が可能
- 全消費電力：2.16W
- 電源電圧3.3Vと1.8V - DDR LVDS（ANSI-644レベル）出力
- シリアル・ポートの制御
- 省エネ・パワー・ダウン・モード
.svg?rev=fd385c90e2cf4716ae9a8c8d20e6b8e3&la=ja&h=24&w=24&hash=8FE198C1188D0BCB070397DC2E4811D6){kind=icon}
デュアルのADCコアは複数段パイプライン・アーキテクチャを採用し、出力誤差補正ロジックを内蔵しています。高性能のオンチップ･バッファと内蔵電圧リファレンスは、ADCの非常に優れたダイナミック性能を保ちながら、外部駆動回路へのインターフェースを簡素化します。
AD9652は整数1、2、4、8クロック分周器を内蔵しているので、ADCのサンプル・クロックを生成するために使われる入力クロック周波数は最高1.24GHzまで対応できます。ADCのクロック・デューティ・サイクルの変動を補償するデューティ・サイクル・スタビライザを備えております。各A/Dコンバータからの16ビット出力データ（オーバーレンジ･ビット付き）は、ダブル･データ･レート（DDR）クロックと同調して、単一のLVDS出力ポートに交互に出力されます。セットアップやコントロールのためのプログラミングには3線SPI互換シリアル･インターフェースを用います。
AD9652は、144ボールCSP BGAを採用し、－40℃～＋85℃の工業用温度の範囲で仕様が規定されています。この製品は申請中のU.S.特許によって保護されています。
製品のハイライト
- 310MSPSの16ビットADCを2個内蔵。
- オン・チップ・バッファによりADC駆動インターフェースが簡素化
- 3.3Vと1.8V電源と、LVDS出力に対応するもう1つのデジタル出力ドライバ電源により動作。
- 独自の差動入力により、485MHzまでの入力周波数で優れたSNR性能を維持。
- SYNC入力により複数デバイスの同期が可能。
- レジスタの設定や読み出しは3線、3.3Vあるいは1.8V SPIポートを使用。
アプリケーション
- 軍用レーダーと通信
- マルチモード・デジタル・レシーバ（3G又は4G）
- 試験装置と計測器
- スマート・アンテナ・システム
質問する
以下に質問を入力すると、アナログ・デバイセズのナレッジ・ベースからよくある質問の答えを見ることができます。
検索
その他のサポート
よく聞かれる質問（FAQ）
{{modalTitle}}
{{modalDescription}}
{{dropdownTitle}}
- {{defaultSelectedText}} {{#each projectNames}}
- {{name}} {{/each}} {{#if newProjectText}}
-
{{newProjectText}}
{{/if}}
{{newProjectTitle}}
{{projectNameErrorText}}
AD9652
資料
Filters
1つが該当
-
すべて
-
データシート
-
ユーザ・ガイド
-
すべて
-
English
-
日本語
-
中国語
データシート
2
ユーザ・ガイド
2
WIKI
WIKI
利用上の注意
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ･デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。
本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。
なお、日本語版のデータシートは基本的に「Rev.0」（リビジョン0）で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」（Rev.G）と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。
ドキュメント
デバイス・ドライバ 1
サードパーティ・ソリューション 1
ビデオ
1
| 製品モデル | ピン／パッケージ図 | 資料 | CADシンボル、フットプリント、および3Dモデル |
|---|---|---|---|
| AD9652BBCZ-310 |
144-Ball CSPBGA (10mm x 10mm)
|
|
|
| AD9652BBCZRL7-310 |
144-Ball CSPBGA (10mm x 10mm)
|
|
- AD9652BBCZ-310
- ピン／パッケージ図
-
144-Ball CSPBGA (10mm x 10mm)
- 資料
-
HTML
Material Declaration
-
HTML
Reliablity Data
- CADシンボル、フットプリント、および3Dモデル
-
Ultra Librarian
-
SamacSys
- AD9652BBCZRL7-310
- ピン／パッケージ図
-
144-Ball CSPBGA (10mm x 10mm)
- 資料
-
HTML
Material Declaration
-
HTML
Reliablity Data
- CADシンボル、フットプリント、および3Dモデル
-
Ultra Librarian
-
SamacSys
モデルでフィルタ
製品モデル
製品ライフサイクル
PCN
2 11, 2015
- 14_0254
Bump and Assembly Transfer of Select 10x10 and 12x12 Flip Chip Products
AD9652BBCZ-310
製造中
AD9652BBCZRL7-310
製造中
モデルでフィルタ
製品モデル
製品ライフサイクル
PCN
2 11, 2015
- 14_0254
Bump and Assembly Transfer of Select 10x10 and 12x12 Flip Chip Products
AD9652BBCZ-310
製造中
AD9652BBCZRL7-310
製造中
ソフトウェアおよび製品のエコシステム
デバイス・ドライバ
評価用ソフトをお探しですか？ ここで見つけることができます。
| 製品モデル | 製品ライフサイクル | 詳細 | ||
|---|---|---|---|---|
|
クロック生成デバイス2 |
||||
|
新規設計に推奨 |
クロック・ジェネレータ、低ジッタ、4 CML 出力、5.4 GHz VCO 内蔵 |
|||
|
新規設計に推奨 |
クロック生成器、8チャンネルLVPECL出力、低ジッタ |
|||
|
シングルエンド入力差動出力アンプ2 |
||||
|
新規設計に推奨 |
ADCドライバ、差動、超低歪み、デュアル |
|||
|
新規設計に推奨 |
超低ノイズ・ドライバ・アンプ、低電圧 A/D コンバータ向け |
|||
|
デジタル制御VGA2 |
||||
|
製造中 |
VGA、IF段、超低歪み |
|||
|
新規設計に推奨 |
VGA、デュアル、超低歪 |
|||
|
完全差動アンプ1 |
||||
|
新規設計に推奨 |
差動アンプ、デュアル、4.5GHz 、超高ダイナミックレンジ |
|||
必要なソフトウェア／ドライバが見つかりませんか？
ドライバ／ソフトウェアをリクエスト評価用キット 3
EVAL-AD9652
AD9652 Evaluation Board
製品の詳細
The AD9652-310EBZ is an evaluation board for the AD9652, dual, 16-bit ADC. This reference design provides all of the support circuitry to operate devices in their various modes and configurations, It is designed to interface directly with the HSC-ADC-EVALCZ data capture card, allowing users to download captured data for analysis. The Visual Analog software package, which is used to interface with the device’s hardware, allows users to download captured data for analysis with a user-friendly graphical interface. The SPI controller software package is also compatible with this hardware and allows the user to access the SPI programmable features of the AD9652.
The AD9652 data sheet provides additional information related to device configuration and performance and should be consulted when using these tools. All documents and Visual Analog and SPI Controller are available at the High Speed ADC Evaluation Boards page. For additional information or questions, please email highspeedproductssupport@analog.com.
HSC-ADC-EVALCZ
FPGAベースのデータ・キャプチャ・キット
製品の詳細
資料
ソフトウェア
ZIP
29.79 M
ZIP
ZIP
AD-FMCOMMS6-EBZ
AD-FMCOMMS6-EBZ評価用ボード
製品の詳細
AD-FMCOMMS6-EBZ評価用ボードは、AD9652デュアル16ビットA/Dコンバータ、ADL5566広ダイナミック・レンジRF/IFデュアル差動アンプ、およびADL5380直交復調器に基づく400MHz～4.4GHzのレシーバーです。
これは、ダイレクト・コンバージョン（ホモダインやゼロIFとも）レシーバー・アーキテクチャに対するI/Q復調アプローチです。複数の周波数変換を行えるスーパーへテロダイン・レシーバーに対し、ダイレクト・コンバージョン無線は1つの周波数変換のみを行います。周波数変換が1つであることは、以下の理由で有利です。
- レシーバーの複雑さと必要なステージ数を低減し、性能を向上させると共に消費電力を抑える
- イメージ除去の問題と望まないミキシングを防止する
このトポロジーにより、差動信号環境のイメージ除去と迅速な実装が実現します。ACDへのフルスケール入力を維持するための増幅ステージがあります。局部発振器とADCクロックがボード上に実装され、同じリファレンス信号を共有して不鮮明さを防止します。フォーム・ファクタはVITA57に準拠し、すべてのDC電源がFMCコネクタを通してデータ・キャプチャ・ボードから配線されています。この評価用ボードは、「商用の」（COTS）コンポーネントを使用した防衛用および商用のレーダーを目的とした高性能レシーバー・シグナル・チェーンを実現しています。回路全体の帯域幅は220MHzで、パス・バンドの平坦性は+/_1.0dBです。145MHzのIFで測定したS/N比およびSFDRは、それぞれ64dBおよび75dBcです。
資料
ツールおよびシミュレーション 2
Virtual Eval（仮想評価、 ベータ版）
MathWorks® 1
