AD9530

新規設計に推奨

クロック・ジェネレータ、低ジッタ、4 CML 出力、5.4 GHz VCO 内蔵

データシート (Rev. 0) 製品セレクション・テーブル
利用上の注意

本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。

なお、日本語版のデータシートは基本的に「Rev.0」（リビジョン0）で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」（Rev.J）と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。
Viewing:

製品の詳細

  • 全機能内蔵型、超低ノイズフェーズ・ロック・ループ（PLL）
  • 4 個の 2.7 GHzコモンモード・ロジック（CML）差動出力
  • 2 個のプログラマブル内部終端オプション付き差動リファレンス入力
  • 絶対ジッタ（12 kHz ～ 20 MHz）: <232 fs rms（非理想リファレンスで 8 kHz ループ帯域幅の場合）
  • 絶対ジッタ（12 kHz ～ 20 MHz）: <100 fs rms（80 kHz ループ帯域幅で低ジッタ入力リファレンス・クロックの場合）
  • ジッタを減衰するための低ループ帯域幅をサポート
  • 手動切り替え
  • 2.5 V（typ）単電源
  • 48 ピン、7 mm × 7 mm LFCSP
AD9530
クロック・ジェネレータ、低ジッタ、4 CML 出力、5.4 GHz VCO 内蔵
AD9530 Functional Block Diagram AD9530 Pin Configuration
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成
質問する
サポート

アナログ・デバイセズのサポート・ページはアナログ・デバイセズへのあらゆるご質問にお答えするワンストップ・ポータルです。

ドキュメント

データシート 1

さらに詳しく
myAnalogに追加

myAnalogのリソース・セクション、既存／新規プロジェクトにメディアを追加する。

新規プロジェクトを作成

ソフトウェア・リソース

評価用ソフトウェア 2

ハードウェア・エコシステム

製品モデル 製品ライフサイクル 詳細
コンパレータ 1
LTC6957
位相ノイズの小さいデュアル出力バッファ/ドライバ/ロジック・コンバータ
フェーズ・ロック・ループ（PLL）シンセサイザ 1
ADF4002
新規設計に推奨 PLL周波数シンセサイザ／位相検出器
Modal heading
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成

最新のディスカッション

1 年前
AD9530 unused channels
2 年前
Keyword Interceptor Update
2 年前
Keyword Interceptor Update
EngineerZone®で関連するディスカッションを見る

最近表示した製品