お探しの製品ではありませんか
質問する
以下に質問を入力すると、アナログ・デバイセズのナレッジ・ベースからよくある質問の答えを見ることができます。
検索
その他のサポート
よく聞かれる質問（FAQ）
特長
- 柔軟なリファレンス入力
- 入力周波数：8kHz～750MHz
- 2つのリファレンス入力
- リファレンス信号消失のインジケータ
- 自動および手動のホールドオーバー・モード
- 自動および手動の切替えモード
- A位相からB位相への出力のスムーズな遷移
- ホールドオーバー・モード時の優れた安定性
- プログラマブルな16＋1ビット入力分周器R
- 差動HSTLクロック出力
- 750MHzまでの出力周波数
- 400MHzを超える周波数用の低ジッタ・クロック・ダブラー
.svg?rev=fd385c90e2cf4716ae9a8c8d20e6b8e3&la=ja&h=24&w=24&hash=8FE198C1188D0BCB070397DC2E4811D6){kind=icon}
AD9549は、同期光ネットワーク（SONET/SDH）など数多くのシステムの同期を行い、2つの外部入力リファレンスの1つに同期させた出力クロックを生成します。外部リファレンスには、大きな時間ジッタ（位相ノイズにも関連する）が含まれる場合があります。AD9549は、2つのリファレンスに支障をきたしてもデジタル制御可能なループ／ホールドオーバー回路を使って、クリーンな（低ジッタの）有効出力クロックをリファレンス条件が消失している間生成し続けます。
AD9549は－40～＋85℃の工業用温度範囲で動作します。
アプリケーション
質問する
以下に質問を入力すると、アナログ・デバイセズのナレッジ・ベースからよくある質問の答えを見ることができます。
検索
その他のサポート
よく聞かれる質問（FAQ）
{{modalTitle}}
{{modalDescription}}
{{dropdownTitle}}
- {{defaultSelectedText}} {{#each projectNames}}
- {{name}} {{/each}} {{#if newProjectText}}
-
{{newProjectText}}
{{/if}}
{{newProjectTitle}}
{{projectNameErrorText}}
AD9549
資料
Filters
1つが該当
-
すべて
-
アプリケーション・ノート
-
データシート
-
技術記事
-
すべて
-
English
-
中国語
-
日本語
データシート
2
アプリケーション・ノート
22
359 kB
1076 kB
HTML
HTML
HTML
技術記事
6
URL
URL
URL
URL
URL
URL
利用上の注意
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ･デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。
本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。
なお、日本語版のデータシートは基本的に「Rev.0」（リビジョン0）で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」（Rev.G）と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。
ドキュメント
データシート 2
アプリケーション・ノート 9
AN-927: スプリアスとDDS / DACやその他の発生源（スイッチング電源など）との関係の判定 (Rev.0)
AN-939: 高い周波数のRF出力信号が得られるAD9912のスーパーナイキスト動作 (Rev.0)
AN-756: サンプル化システムに及ぼすクロック位相ノイズとジッタの影響 (Rev.0)
AN-873: ADF4xxx PLLシンセサイザ・ファミリーでのロック検出 (Rev.0)
AN-741: 位相ノイズの知られざる特性 (Rev.0)
AN-769: Generating Multiple Clock Outputs from the AD9540 (Rev.0)
AN-823: Direct Digital Synthesizers in Clocking Applications Time (Rev.0)
AN-0983: Introduction to Zero-Delay Clock Timing Techniques
AN-769: Generating Multiple Clock Outputs from the AD9540
技術記事 6
Understand the Effects of Clock Jitter and Phase Noise on Sampled Systems
ADI Buys Korean Mobile TV Chip Maker
Speedy A/Ds Demand Stable Clocks
Design A Clock-Distribution Strategy With Confidence
Low-power direct digital synthesizer cores enable high level of integration
Improved DDS Devices Enable Advanced Comm Systems
製品選択ガイド 1
評価用キット 1
EVAL-AD9549
AD9549 Evaluation Board
製品の詳細
資料
ソフトウェア
ZIP
4.06 M
ZIP
1.72 K
ZIP
7.35 M
ツールおよびシミュレーション 1
IBISモデル 1
IBISモデル
