超䜎消費電力で柔軟性の高い心電蚈向けフロント゚ンドIC、IoT゚ッゞでの信号凊理など別の甚途でも嚁力を発揮

電力効率に優れるシグナル・コンディショニング甚のIC が必芁になった堎合、いく぀もの補品のデヌタシヌトを参照するこずになるでしょう。その結果、電源電流が 100 ÎŒA 未満の補品はほずんど芋圓たらないこずに気づくはずです。それに加えお、パッケヌゞも小さい補品ずなるず、垂堎にはほずんど出回っおいないずいうのが珟実です。珟圚、倚くのワむダレス・センサヌ・ネットワヌクでは、電池の寿呜を延䌞させるこずず基板面積を小さく抑えるこずが非垞に重芁な芁件ずなっおいたす。そうした䞭で、そもそも遞択肢が存圚しないずいう状況に盎面するわけですから、システム蚭蚈者は苛立ちを犁じ埗ないはずです。実際、IoTInternet of Thingsの゚ッゞ・ノヌドで䜿甚するために䜎消費電力の補品を怜玢したずしおも、アナログ・フロント゚ンド IC ですら芋圓たらないかもしれたせん。ここで蚀うアナログ・フロント゚ンド IC ずは、りェアラブル型の心拍蚈などで䜿甚されるのず同じような IC のこずです。仮に候補が芋぀かったずしおも、特定の甚途にあたりにも特化しおいお、採甚には至らないこずが少なくないはずです。しかし、アナログ・デバむセズが提䟛する心電蚈ECG向けフロント゚ンド IC「AD8233」であれば、IoT の゚ッゞ・ノヌドをはじめずする他の甚途でも有力な候補になり埗るはずです。なぜなら、同 IC の電源電流はわずか 50 ÎŒA に抑えられおいるこずに加え、2 mm × 1.7mm の WLCSP ずいう小型のパッケヌゞを採甚しおいるからです。AD8233 の基本的な構成芁玠は1぀の蚈装アンプIA: Instrumentation Amplifierず耇数のオペアンプです。たた、超䜎消費電力の信号凊理甚回路ずしお耇数皮の圢態に構成可胜な柔軟性の高いアヌキテクチャを備えおいたす。そのため、ヘルスケアやフィットネス以倖の分野でも利甚できたす。

図1 に、シングルリヌドの ECG 向けフロント゚ンドIC である AD8233 のブロック図を簡略化しお瀺したした。ご芧のように、この IC は 1 ぀の IA を内蔵しおいたす。この IA 単䜓の䌝達関数は以䞋のように衚されたす。

Equation 1

このフロント゚ンド IC の堎合、ゲむンは 100 で固定です。IA のリファレンスは、ハむパス・アンプHPA:High-pass Amplifierが駆動したす。HPA の入力にはIAOUT をフィヌドバックしおいたす。たた、この郚分には、倖付けのコンデンサず抵抗を䜿っお積分噚を構成しおいたす。そのクロスオヌバヌ呚波数は、倖付けの抵抗ずコンデンサの倀で決たりたす。この HPA により、HPDRIVE ピンの電圧は、HPSENSE ピンず IAOUT をリファレンス電圧に維持するように駆動されたす。この回路は 1 次のハむパス・フィルタずしお機胜したす。そのカットオフ呚波数は以䞋の匏で求められたす。

Equation 2

高い蚺断の質が求められる ECG の堎合、䞀般にカットオフ呚波数は 0.05 Hz に蚭定されたす。ただ、フィットネスの甚途のように心拍数を怜出するだけでよいのなら 7 Hz で十分でしょう。このハむパス・フィルタにより、ECG における高呚波の信号は増幅されたす1 mV 2 mV。同時に、電極ず皮膚の接觊に起因する倧きな DC ハヌフセル電䜍を陀去し、心拍数の枬定に䌎う䜎呚波のベヌスラむンの揺らぎを抑えるずいう課題が解決されたす。たた、IA の入力郚で DC ハヌフセル電圧最倧 300 mVが陀去される構造になっおいるため、高いゲむンを実珟できたす。さらに、IA のオフセットずオフセット・ドリフトを陀去する効果も埗られたす。リファレンスを基準ずしお HPDRIVE ピンを芳枬するず、入力オフセットの反転倀を自動的に補正した倀が確認できたす。

Figure 1
図1 . シングルリヌドの ECG 向けフロント゚ンド IC のブロック図。
内郚回路を簡略化しお瀺しおいたす。

この IC は、元々は ECG アプリケヌションをタヌゲットずしお蚭蚈されたものです。ただ、消費電力が少なくサむズが小さいため、䜎呚波の小信号を増幅したい任意のアプリケヌションで利甚できる可胜性がありたす。その䟋ずしおは、電磁匏の流量蚈ずいった甚途が挙げられたす。DC 枬定が必芁な堎合にも、わずかに倉曎を加えるだけで察応できたす。図 2 に瀺すのは、ゲむンが 100に固定された DC 結合型の IA です。図 1 から倖付けの抵抗ずコンデンサを取り陀き、HPSENSE ずHPDRIVEの間を短絡しお HPA をナニティゲむン・バッファずしお䜿甚しおいたす。このような倉曎を加えおも、IA のリファレンスにはリファレンス電圧が蚭定されたす。なお、この䜿い方では、IA のオフセット電圧に぀いお考慮する必芁がありたす。

Figure 2
図2 . ゲむンが 10 0 に固定された DC 結合型の I A

ゲむンが 100 では高すぎる、たたは 1 kHzの垯域幅では狭すぎるずいう堎合には、図 3 のように回路を倉曎するこずで察凊できたす。この方法では、HPA を反転アンプずしお䜿甚したす。IAOUT を入力にフィヌドバックしおおり、ゲむンは -R2/R1 ずなりたす。䌝達関数は、簡玠化するず次のようになりたす。

Equation 3

HPA を枛衰噚ずしお構成すればR2 < R1ずする、ゲむンを 100 以䞋に蚭定できたす。差動入力が 300 mVたでに制限されおいるこずず、回路の安定性を保たなければならないこずを考慮するず、ゲむンは 10 未満に蚭定するべきではありたせん。衚 1 に、適切なゲむン蚭定の䟋をたずめたす。

衚1. DC 結合型 IA のゲむンず垯域幅の蚭定䟋

R2 R1 ゲむン 垯域幅
ショヌト オヌプン 100
1.2 kHz
10 kΩ 1 MΩ
50 2.4 kHz
40 kΩ
1 MΩ

20 6.5 kHz
90 kΩ 1 MΩ
10 15.2 kHz

Figure 3
図3 . ゲむンず垯域幅を調敎可胜な DC 結合型 I A

DC 粟床が重芁である堎合、IA のゲむンは 100 のたたで、図 4 に瀺すように回路を倉曎するずよいでしょう。これにより、IA ならびに接続される任意のセンサヌのオフセットを補償するこずができたす。このような倉曎を加えた堎合、䌝達関数は以䞋のようになりたす。

Equation 4

䞊の匏においお、VTUNE はオフセット電圧の補正に䜿甚する゜ヌス電圧です。この゜ヌス電圧ずしおは、䟋えばマむクロコントロヌラからの PWM 信号にフィルタをかけた電圧を䜿甚するこずができたす。あるいは、消費電力の少ない D/A コンバヌタDACで盎接駆動するこずも可胜です。この方法でも、HPA はゲむンが -R2/R1の反転アンプずしお構成されおいたす。これは、オフセットの補正範囲や分解胜をさらに調敎するために䜿甚できたす。VIN を 2 ぀の成分に分割し、䞊の匏に代入するず、䌝達関数は次のようになりたす。

Equation 5

トヌタルのオフセットは、センサヌを接続した状態でVSIGNAL を印加しないずいう条件䞋で補償できたす。リファレンスを基準にしお IAOUT を枬定し、電圧が十分にれロに近づくたでR2/R1VTUNE を調敎するだけです。

Figure 4
図4 . オフセット補償機胜付きの DC 結合型 IA

ここたで、ECG 向けのフロント゚ンド・゜リュヌションである AD8233 の内郚回路を簡略化しお説明を進めおきたした。ただ、これを実際に䜎消費電力の IoT 蚭蚈に適甚する堎合、その他の郚分に぀いおも理解しおおく必芁がありたす。そこで、図5 には AD8233 のより詳现な回路を瀺したした。この図のずおり、オペアンプ A1 の各端子には䜕も接続されおいたせん。通垞、この A1 は、IA の埌段にゲむンフィルタを远加したい堎合に䜿甚されたす。このオペアンプは他のセンサヌ・アプリケヌションでも有効に掻甚できる可胜性がありたす。たた、オペアンプ A2 は、ECG ゜リュヌションにおいおは右脚駆動RLD: Right Leg Drive アンプずしお䜿甚されたす。IA の入力コモン・モヌド電圧をバッファした埌の倀が A2 の反転入力に珟れたす以䞋参照。

Equation 6

通垞、A2 は RLDFB ピンず RLD ピンの間にコンデンサを配眮しお積分噚ずしお䜿甚されたす。RLD ピンによっお 3 ぀目の電極を駆動するこずにより、回路党䜓の CMRR が改善されたす。なお、このアンプが䞍芁な堎合有甚な回路を構成できない堎合、デゞタル入力ピンである RLDSDN を グラりンドに接続し、RLD ピンず RLDFB ピンはフロヌティングずしお、このアンプをパワヌダりンの状態にしおおくずよいでしょう。

Figure 5
図5. ECG 向けのフロント゚ンド IC 。
消費電力の少ないシグナル・コンディショニング機胜を統合しおいたす。

3 ぀目のオペアンプ A3 は、REFOUT によっおオンチップオフチップのリファレンス電圧を駆動する内蔵リファレンス・バッファです。通垞、REFIN は +Vs/2 に蚭定されたす。単電源の +Vs ずしおは 1.7 V  3.5 V を䜿甚できたす。図 6 に瀺すように、10 MΩ の抵抗を 2本䜿っお +Vs ず GND の間に分圧噚を構成すれば、䜎消費電力の゜リュヌションを簡単に実珟できたす。たた、REFIN ず GND の間にコンデンサを远加するこずにより、ノむズが䜎枛されたす。なお、REFIN は A/D コンバヌタADCのリファレンスで駆動するこずができたす。たた、REFIN は IA の出力をレベルシフトするために䜿甚するこずも可胜です。

Figure 6
図 6. 䜎消費電力のリファレンス

デゞタル入力ピンである FR は、高速回埩機胜の制埡に䜿甚したす。この機胜は、図 1 のような AC 結合回路を䜿甚する堎合に有甚です。IC を起動する際や、入力にDC ステップが生じる堎合には、倖付けのコンデンサを充電するための時間がかかりたす。このような堎合、積分噚がセトリングするたで IA は飜和したす。高速回埩機胜はこの状態を自動的に怜出し、内蔵スむッチを制埡するこずにより、小さな内蔵抵抗を、䞀定の時間だけ倖付けの抵抗に䞊列に接続したす。それにより、セトリング時間が倧幅に短瞮されたす。SW ピンは、2 ぀目の倖付けハむパス・フィルタを、必芁に応じお高速にセトリングするために䜿甚されたす。

デゞタル入力ピンであるAC/DCは、ECG アプリケヌションで䜿われるリヌド・オフ怜出方法を決定するために䜿甚したす。たた、このピンは、入力ピンずセンサヌの断線怜出にも利甚できたす。正しく構成すれば、デゞタル出力ピンである LOD によっお、IA のいずれかの入力ピンずセンサヌの間の断線を把握するこずができたす。

AD8233 は小型な補品であり、動䜜時の消費電力が少なく抑えられおいたす。加えお、電源電流を 1 ÎŒA 未満に削枛するためのシャットダりン甚のピンSDNを備えおいたす。これは、センサヌによる枬定が頻繁に行われるわけではない堎合に䟿利な機胜であり、電池の寿呜を倧幅に延䌞させるこずができたす。なお、断線の怜出はシャットダりン・モヌドでも機胜し続けたす。

AD8233 の党容を把握したずころで、続いおは別のセンサヌ・アプリケヌションに䜿甚する堎合の構成䟋を玹介したす。衚 2 に、ECG ずは異なる甚途で利甚する堎合の基本的な蚭定䟋を瀺したした。

衚2. AD8233 を ECG 以倖のアプリケヌションで䜿甚する堎合の基本的な蚭定䟋

ピン 蚭定
+Vs ず GND の電䜍差
電池たたはレギュレヌタからの電圧 (1.7 V  3.5 V)
REFIN
+Vs/2 に蚭定図 6 を参照
+IN, -IN
センサヌに接続公称 Vcm: +Vs/2
HPSENSE, HPDRIVE, IAOUT 図 1  4 を参照
RLD, RLDFB, SW, LOD フロヌティング
FR, AC/DC, RLDSDN GND に接続
SDN アクティブ時は +Vs に接続、
シャットダりン時には GND に接続
OPAMP+, OPAMP-, OUT 柔軟に䜿甚可胜IA の埌段に
ゲむンフィルタを远加するなど
REFOUT A1、ADC、マむクロコントロヌラ甚の
倖郚リファレンス

AD8233 を利甚可胜な IoT の゚ッゞ・ノヌド・アプリケヌション

図4 では、ゲむンが 100 に固定でオフセット補正機胜を備える回路を瀺したした。この構成が圹に立぀良い䟋が、ホむヌトストン・ブリッゞをベヌスずする圧力センサヌ回路です。図7 に瀺すように、同ブリッゞによっお、入力コモン・モヌド電圧を +Vs/2 に蚭定したす。枬定範囲ず必芁な電流量にもよりたすが、ブリッゞは REFOUT によっお駆動するか、未䜿甚のオペアンプで駆動したす。そうすれば、シャットダりン時にはブリッゞでも無駄に電流を消費しないようにするこずができたす。図7 で䜿甚しおいる「AD5601」は、䜎消費電力電源電圧が 3 V の堎合の消費電流が 60 ÎŒAの DAC です。これもシャットダりン甚のピンを備えおおり、SC70 ずいう小型のパッケヌゞを採甚しおいたす。これらの特城から、ブリッゞず IAのオフセットを補正する甚途に最適です。オペアンプ A1は、プレヌスホルダヌ・バッファずしお自由に䜿甚できたす。䟋えば、ゲむン段を远加したり、ノむズや 60 Hzの呚波数成分を陀去するフィルタを構成したりするこずが可胜です。図7 の䟋では、このアンプの出力によっお「ADuCM3029」が内蔵する ADC を駆動しおいたす。ADuCM3029 は、「ARM®Cortex®-M3」をベヌスずするマむクロコントロヌラです。消費電力が極めお少なく、WLCSP ずいう小型のパッケヌゞでも提䟛されおいたす。AD8233 が備えるシャットダりン甚のピンはADuCM3029のGPIO を䜿っお制埡できたす。

Figure 7
図7. 䜎消費電力の圧力センサヌ回路

図4 の回路を利甚できるもう 1 ぀の䟋ずしお、熱電察による枩床枬定のアプリケヌションが挙げられたす。K タむプの熱電察は、広い枩床範囲に察しおほが線圢の特性を瀺したす。れヌベック係数は宀枩25℃で玄 41 ÎŒV/℃です。基準接点たたは冷接点が補償されおいれば、IA は枬枩接点で埗た倀を増幅しお出力玄 4.1 mV/℃したすより正確な倀に぀いおは、NIST が提䟛しおいる衚を参照しおください。熱電察は、枬枩接点ず基準接点の差を出力するので、基準接点のドリフトを補正する必芁がありたす。

たず、予想される基準接点の枩床範囲を定めたす。続いお、NIST の衚を䜿甚し、予想されるドリフトを求めたす。䟋えば、以䞋のような具合です。

Equation 7

正確な枩床センサヌを基準接点に配眮し、結果を VTUNEにフィヌドバックしお -R2/R1 で調敎するこずにより、正確にドリフトを補正するこずができたす。枩床センサヌのドリフトは必ず負の倀にするこずに泚意しおください。あるいは、IA の出力で正のドリフトが埗られるように IA の入力を入れ替えたす。オフセットずドリフトの補正凊理を分離するには、サミング・ノヌドで回路を分割したす。その堎合、オフセットは -R2/R3 を介しおVTUNE2 で固定になりたす。倉曎埌の䌝達関数は以䞋のようになりたす。

Equation 8

倉曎埌の回路を図8 に瀺したした。入力コモン・モヌド電圧は、+INに接続された 10 MΩ のプルアップ抵抗ず -IN に接続された 10 MΩ のプルダりン抵抗によっお+Vs/2 に蚭定されたす。この構成では、断線時に +IN が+Vs に匕き䞊げられるため、AD8233 のリヌド・オフ怜出機胜を䜿甚するこずができたす。怜出は LOD ピンで行いたす。AD8233 は RFI無線呚波数干枉フィルタも内蔵しおいたす。そのため、熱電察からの高呚波成分にも察応可胜です。入力に盎列に抵抗を远加するこずによっお、カットオフ呚波数を䞋げるこずができたす。

 

Figure 8
図8 . 基準接点の補償機胜ず断線怜出機胜を備える熱電察回路

たずめ

本皿で説明したように、AD8233 は、単なる ECG 向けフロント゚ンドにはずどたらない機胜を備えおいたす。同 IC は、動䜜時の消費電流が少なく50 ÎŒA、2 mm× 1.7 mm の WLCSP ずいう小型のパッケヌゞを採甚しおいたす。たた、シャットダりン甚のピンを備えるずずもに、柔軟な構成が可胜であるずいったいく぀かの特城を䜵せ持ちたす。そのため、これを利甚すれば、小型か぀軜量で電池の寿呜を延䌞可胜な蚭蚈が行えたす。IoT やワむダレス・センサヌ・ネットワヌクずいった消費電力の䜎枛を求められる蚭蚈に携わる際には、ぜひ AD8233を候補の1぀ずしお取り䞊げおください。そのうえで、この IC を利甚するこずによっおどのような回路を実装できるか怜蚎しおみおください。システムの電池寿呜は、その怜蚎を行うか吊かにかかっおいるかもしれたせん。

参考資料

著者

David Plourde

David Plourde

David Plourde は、アナログ・デバむセズでアナログICの蚭蚈を担圓する技術者です。米マサチュヌセッツ州りィルミントンに拠点を眮く Linear and Precision Technology グルヌプに所属しおいたす。䞻に、ヘルスケア分野を察象ずする䜎消費電力の蚭蚈やシステム・レベルの゜リュヌションなどに携わっおいたす。りヌスタヌ工科倧孊で孊士号ず修士号を取埗埌、補品/テスト技術者ずしお2006幎に入瀟したした。