不是您想寻找的产品？
7
B
BSDL 模型文件
ADSP-TS101: 27x27 PBGA Package Siicon Revision 0.2, [BSDL Original File], 09/09/2003
B
BSDL 模型文件
ADSP-TS101: 19x19mm PBGA Silicon Revision 0.0 and 0.1 [BSDL Original File], 02/08/2001
B
BSDL 模型文件
ADSP-TS101: 27x27 PBGA Package Silicon Revision 0.0 and 0.1 [BSDL Original File], 10/12/2001
B
BSDL 模型文件
ADSP-TS101 TigerSHARC BSDL File 27x27mm PBGA Package for Revision 0.4, (11/2006)
B
BSDL 模型文件
ADSP-TS101 TigerSHARC BSDL File 19x19mm PBGA Package for Revision 0.4, (11/2006)
B
BSDL 模型文件
ADSP-TS101: 19x19mm PBGA Package Silicon Revision 0.2, [BSDL Original File], 09/09/2003
B
提问
在下面提交您的问题，我们将从 ADI 的知识库中给出最佳答案:
搜索
您可以在其他地方找到帮助
特性
- 300 MHz，3.3 ns指令周期速率
- 6M位内部片内SRAM存储器
- 19 mm × 19 mm（484引脚）CSP_BGA或27 mm× 27 mm（625引脚）PBGA封装
- 双通道计算模块——每个包含ALU、乘法器、移位器和寄存器文件
- 双通道整数ALU，提供数据寻址和指针操作
- 集成I/O包括14通道DMA控制器、外部端口、4个链路端口、SDRAM控制器、可编程标志引脚、2个定时器以及用于系统集成的定时器过期引脚。
- 符合1149.1 IEEE标准的JTAG测试访问端口，用于片内仿真
- 支持无缝多处理片内仲裁，总线上多达8个TigerSHARC处理器
- 提供高性能静态超标量DSP操作，针对电信基础设施和其他严苛的大型多处理器DSP应用进行了优化
- 出色的DSP算法和I/O基准性能（参阅数据手册中表1和表2的基准）
- 支持在内部存储器、外部存储器、存储器映射外设、链路端口、其他DSP（多处理器）和主机处理器之间进行低开销DMA传输
- 通过非常灵活的指令集和高级语言DSP架构简化DSP编程
- 支持具有低通信开销的可扩展多处理系统
.svg?rev=fd385c90e2cf4716ae9a8c8d20e6b8e3&la=zh&h=24&w=24&hash=7CDDC996281D9E966D391D97E93C6727){kind=icon}
ADSP-TS101S TigerSHARC®处理器是一款高性能、静态Superscalar™处理器，针对大型信号处理任务和通信基础设施进行了优化。DSP集成了非常宽的存储器宽度和双通道计算模块，支持32和40位浮点以及8、16、32和64位定点处理，为数字信号处理器设定了新的性能标准。TigerSHARC处理器的静态超标量架构让处理器可以执行每周期多达四个指令，从而执行24个定点（16位）运算或六个浮点运算。
三个独立的128位宽内部数据总线，每个连接到三个2M位存储区之一，支持四通道字数据、指令和I/O访问，并提供每秒14.4G字节的内部存储器带宽。ADSP-TS101S处理器内核的工作频率为300 MHz，具有3.3 ns的指令周期时间。使用其单指令、多数据(SIMD)特性，ADSP-TS101S每秒可以执行24亿40位MAC或6亿80位MAC。数据手册中的表1和表2显示了DSP的性能基准。
7
B
BSDL 模型文件
ADSP-TS101: 27x27 PBGA Package Siicon Revision 0.2, [BSDL Original File], 09/09/2003
B
BSDL 模型文件
ADSP-TS101: 19x19mm PBGA Silicon Revision 0.0 and 0.1 [BSDL Original File], 02/08/2001
B
BSDL 模型文件
ADSP-TS101: 27x27 PBGA Package Silicon Revision 0.0 and 0.1 [BSDL Original File], 10/12/2001
B
BSDL 模型文件
ADSP-TS101 TigerSHARC BSDL File 27x27mm PBGA Package for Revision 0.4, (11/2006)
B
BSDL 模型文件
ADSP-TS101 TigerSHARC BSDL File 19x19mm PBGA Package for Revision 0.4, (11/2006)
B
BSDL 模型文件
ADSP-TS101: 19x19mm PBGA Package Silicon Revision 0.2, [BSDL Original File], 09/09/2003
B
提问
在下面提交您的问题，我们将从 ADI 的知识库中给出最佳答案:
搜索
您可以在其他地方找到帮助
{{modalTitle}}
{{modalDescription}}
{{dropdownTitle}}
- {{defaultSelectedText}} {{#each projectNames}}
- {{name}} {{/each}} {{#if newProjectText}}
-
{{newProjectText}}
{{/if}}
{{newProjectTitle}}
{{projectNameErrorText}}
ADSP-TS101S
文档
筛查
1 应用
-
全部
-
技术文章
-
应用笔记
-
处理器手册
-
产品亮点
-
旧模拟器手册
-
集成电路异常
-
用户手册
-
软件手册
-
数据手册
-
全部
-
英文
-
中文
-
日文
数据手册
1
技术文章
1
应用笔记
29
306 kB
处理器手册
4
HTML
HTML
产品亮点
1
旧模拟器手册
2
集成电路异常
1
用户手册
1
软件手册
10
产品技术资料帮助
ADI公司所提供的资料均视为准确、可靠。但本公司不为用户在应用过程中侵犯任何专利权或第三方权利承担任何责任。技术指标的修改不再另行通知。本公司既没有含蓄的允许，也不允许借用ADI公司的专利或专利权的名义。本文出现的商标和注册商标所有权分别属于相应的公司。
参考资料
数据手册 1
用户手册 1
应用笔记 26
EE-68: JTAG 仿真技术参考 (Rev.10)
EE-167: Introduction to TigerSHARC® Multiprocessor Systems Using VisualDSP++™
EE-175: 仿真器与EZ-KIT Lite®评估系统问题解决指南 (Rev.10)
EE-147: 为TigerSHARC DSP编译器调整C源程序
EE-157: ADSP-TS101分支目标缓冲的解释
EE-174: ADSP-TS101S TigerSHARC®处理器启动载入程序核心的操作
EE-167: 使用VisualDSP++开发TigerSHARC DSP多处理器系统简介
EE-263: TigerSHARC®处理器上定点FFT的并行实现
EE-205: 从ADSP-TS101S TigerSHARC®处理器移植代码到 ADSP-TS201S TigerSHARC 处理器的一些考虑
EE-178: The ADSP-TS101S TigerSHARC® On-chip SDRAM Controller (Rev.2)
EE-174: ADSP-TS101S TigerSHARC® Processor Boot Loader Kernels Operation
AN-911: A Detailed Guide to Powering the TigerSHARC Processors (Rev.0)
EE-110: A Quick Primer on ELF and DWARF File Formats
EE-128: DSP in C++: Calling Assembly Class Member Functions From C++
EE-169: Estimating Power For The ADSP-TS101S
EE-157: Explaining the Branch Target Buffer on the ADSP-TS101
EE-176: Hardware Design Checklist For ADSP-TS101S TigerSHARC® Processors (Rev.3)
EE-330: Windows Vista Compatibility in VisualDSP++ 5.0 Development Tools (Rev.1)
EE-217: Updating the ADSP-TS101S TigerSHARC® EZ-KIT Lite™ Firmware
EE-202: Using the Expert Linker for Multiprocessor LDFs (Rev.3)
EE-147: Tuning C Source Code for the TigerSHARC® DSP Compiler
EE-143: Understanding DMA on the ADSP-TS101
EE-261: Understanding Jitter Requirements of PLL-Based Processors (Rev.1)
EE-263: Parallel Implementation of Fixed-Point FFTs on TigerSHARC® Processors (Rev.1)
EE-104: Setting Up Streams with the VisualDSP Debugger
EE-241: SHARC® DSPs to TigerSHARC® Processors Code Porting Guide (Rev.1)
技术文章 1
处理器手册 3
产品亮点 1
软件手册 10
VisualDSP++® 5.0 Users Guide (Rev.3.0)
VisualDSP++® 5.0 Quick Installation Reference Card (Rev.3.1)
VisualDSP++® 5.0 Licensing Guide (Rev.1.4)
VisualDSP++® 5.0 Loader and Utilities Manual (Rev.2.5)
VisualDSP++® 5.0 Product Release Bulletin (Rev.3.0)
VisualDSP++® 5.0 Assembler and Preprocessor Manual (Rev.3.4)
VisualDSP++® 5.0 Getting Started Guide (Rev.3.0)
VisualDSP++® 5.0 C/C++ Compiler and Library Manual for TigerSHARC Processors (Rev.4.1)
VisualDSP++® 5.0 Kernel (VDK) Users Guide (Rev.3.5)
VisualDSP++® 5.0 Linker and Utilities Manual (Rev.3.5)
集成电路异常 1
旧模拟器手册 2
ADI 始终高度重视提供符合最高质量和可靠性水平的产品。我们通过将质量和可靠性检查纳入产品和工艺设计的各个范围以及制造过程来实现这一目标。出货产品的“零缺陷”始终是我们的目标。查看我们的质量和可靠性计划和认证以了解更多信息。
| 产品型号 | 引脚/封装图-中文版 | 文档 | CAD 符号，脚注和 3D模型 |
|---|---|---|---|
| ADSP-TS101SAB1Z000 | 625 ball BGA |
|
|
| ADSP-TS101SAB1Z100 | 625 ball BGA |
|
- ADSP-TS101SAB1Z000
- 引脚/封装图-中文版
- 625 ball BGA
- 文档
-
HTML
Material Declaration
-
HTML
Reliablity Data
- CAD 符号，脚注和 3D模型
-
Ultra Librarian
-
SamacSys
- ADSP-TS101SAB1Z100
- 引脚/封装图-中文版
- 625 ball BGA
- 文档
-
HTML
Material Declaration
-
HTML
Reliablity Data
- CAD 符号，脚注和 3D模型
-
Ultra Librarian
-
SamacSys
根据型号筛选
产品型号
产品生命周期
PCN
8月 23, 2023
- 23_0004
Assembly Site Transfer of Select PBGA Products to ASE Kaohsiung (AEG)
ADSP-TS101SAB1Z000
量产
ADSP-TS101SAB1Z100
量产
7月 14, 2021
- 20_0165
Assembly Transfer of Select PBGA Products to ASE Chungli (AET)
ADSP-TS101SAB1Z000
量产
ADSP-TS101SAB1Z100
量产
6月 18, 2010
- 07_0093
Conversion to Laser Mark for all ADSPXXXX, ADSSTXXXX, and PC Audio Codecs Ink on Plastic Encapsulated Parts
ADSP-TS101SAB1Z000
量产
ADSP-TS101SAB1Z100
量产
4月 17, 2012
- 12_0047
Ink-to-Laser Mark Conversion for the CSP_BGA and PBGA Packages (for Post-test Multi-grade parts)
ADSP-TS101SAB1Z100
量产
根据型号筛选
产品型号
产品生命周期
PCN
8月 23, 2023
- 23_0004
Assembly Site Transfer of Select PBGA Products to ASE Kaohsiung (AEG)
ADSP-TS101SAB1Z000
量产
ADSP-TS101SAB1Z100
量产
7月 14, 2021
- 20_0165
Assembly Transfer of Select PBGA Products to ASE Chungli (AET)
ADSP-TS101SAB1Z000
量产
ADSP-TS101SAB1Z100
量产
6月 18, 2010
- 07_0093
Conversion to Laser Mark for all ADSPXXXX, ADSSTXXXX, and PC Audio Codecs Ink on Plastic Encapsulated Parts
4月 17, 2012
- 12_0047
Ink-to-Laser Mark Conversion for the CSP_BGA and PBGA Packages (for Post-test Multi-grade parts)
软件和型号相关生态系统
示例代码
正在寻找评估软件？您可以在这里找到
评估套件 2
TS201S-EZLITE
适用于ADSP-TS201S处理器的EZ-KIT评估套件
产品详情
EZ-KIT Lite的默认EPROM引导模式可让板卡以独立的单元运作，无需PC主机。 若有必要，电路板可从可选的外部主机端口接口连接器、链路端口引导，也可根据跳线选择“无引导”。 EZ-KIT Lite还包括一个FLASH小工具，可通过USB接口将用户指定的引导代码下载到板载FLASH存储器。
产品型号：
ADZS-TS201S-EZLITE
工具支持：
Tel: 1-800-ANALOGD (262-5643)
联系支持中心
资料
EMULATOR-USB & HP USB ICE
基于USB的仿真器和基于USB的高性能仿真器
产品详情
USB结构具有即插即用特性，因而主机操作系统可以自动检测和配置仿真器。 同样，无需开关机，便可将仿真器与主机相连或断开连接。 附送3米电缆用于连接仿真器和主机PC，以便轻松访问难以触及的目标。
基于USB的高性能仿真器还支持后台遥测通道(BTC)，这是一种用于在主机与目标应用程序之间交换数据的非介入式方法，不影响目标系统的实时特性。
产品型号：
基于USB的仿真器
产品型号：ADZS-USB-ICE
基于USB的高性能仿真器
产品型号： ADZS-HPUSB-ICE
工具支持：
电话： 1-800-ANALOGD (262-5643)
联系支持中心
欲了解其它信息，请联系当地的ADI公司 办事处或代理商。
资料
URL
工具及仿真模型 3
BSDL 模型文件 7
BSDL 模型文件
TigerSHARC Processors: Software and Tools
IBIS 模型 1