概览
优势和特点
- 静态超标量架构,支持1、8、16和32位定点和浮点数据处理
- 高性能300 MHz、3.3 ns指令速率DSP内核
- 6 Mb片内SRAM,内部组织为三个库,支持用户自定义分割
- 14通道零开销DMA控制器
- 增强型通信指令集,支持无线基础设施应用,为TigerSHARC带来完整的基带处理能力
- 3个128位宽内部总线,使存储器总带宽达14.4 Gb/s
- 软件无线电设计,使单一平台支持多种无线通信标准
- 2个运算模块支持单指令多数据(SIMD)运算,各内置1个ALU、乘法器、转换器和32字寄存器文件
- 支持汇编和C语言编程
产品详情
ADSP-TS101S是TigerSHARC处理器系列中的第一位成员。ADI公司的TigerSHARC处理器面向依赖多个处理器协作执行运算密集型实时功能的多种信号处理应用,非常适合视频和通信市场,包括3G蜂窝和宽带无线基站以及国防、医疗成像、工业仪器仪表等。ADSP-TS101S采用静态超标量架构,集成RISC、VLIW和标准DSP功能。对定点和浮点数据类型的内在支持,再加上领先的多处理能力,给TigerSHARC处理器带来了无与伦比的DSP性能。ADSP-TS101S的时钟速率为300 MHz,具有业内最高的16位定点性能,32位1024浮点复合FFT时间为32.5 ms。
ADSP-TS101S性能:
ADSP-TS101S采用19mm X 19mm 和27mm×27mm低成本塑封球栅阵列封装。TigerSHARC目前提供通用采样版本。
产品生命周期
量产
该产品系列中至少有一个型号已量产并可供采购。该产品适合用于新设计,但也可能有更新的替代产品。
评估套件 (2)
文档
应用笔记 (29)
软件使用手册 (10)
软件代码及系统需求
工具及仿真模型
IBIS模型
BSDL模型
Designing with BGA
Surface Mount Assembly Recommendations for Plastic Ball Grid Array (PBGA) Packages
ADSP-TS101: 27x27 PBGA Package Siicon Revision 0.2, [BSDL Original File], 09/09/2003
Latest revisions to BSDL file.
ADSP-TS101: 27x27 PBGA Package Silicon Revision 0.0 and 0.1 [BSDL Original File], 10/12/2001
Latest revisions to BSDL file.
ADSP-TS101: 19x19mm PBGA Package Silicon Revision 0.2, [BSDL Original File], 09/09/2003
Latest revisions to BSDL file.
ADSP-TS101: 19x19mm PBGA Silicon Revision 0.0 and 0.1 [BSDL Original File], 02/08/2001
Latest revisions to BSDL file.
设计资源
ADI始终把满足您最高可靠性水平的产品放在首要位置。我们通过在所有产品、工艺设计和制造过程中引入高质量和可靠性检查实践这一承诺。发运的产品实现“零缺陷”始终是我们的目标。