不是您想寻找的产品?
提问
在下面提交您的问题,我们将从 ADI 的知识库中给出最佳答案:
您可以在其他地方找到帮助
特性
- 高动态范围
-SNR = 75.0 dBFS(70 MHz,AIN = −1 dBFS)
-SFDR = 87 dBc(70 MHz,AIN = −1 dBFS)
-欲了解更多特性,请参考数据手册 - 出色的IF采样性能
-SNR = 73.7 dBFS(170 MHz,AIN = −1 dBFS)
-SFDR = 85 dBc(170 MHz,AIN = −1 dBFS)
-全功率带宽为465 MHz - 片内3.3 V缓冲器
-可编程输入范围为2 V p-p至2.5 V p-p(默认值)
- 差分时钟输入接收机,带1、2、4和8整数输入(时钟分频器输入最高可达1.24 GHz)
- 内部ADC时钟占空比稳定器
- SYNC输入允许多芯片同步
- 总功耗:
2.16 W
-3.3 V和1.8 V 电源电压 - DDR LVDS(ANSI-644电平)输出
- 串行端口控制
- 节能的掉电模式
这款双通道ADC内核采用多级、流水线架构,并集成了输出纠错逻辑。 高性能片内缓冲器和内部基准电压源简化了外部驱动电路接口,同时保持ADC的出色性能。
AD9652可支持最高达1.24 GHz的输入时钟频率,其采用1、2、4和8整数时钟分频器来生成ADC采样时钟。 提供占空比稳定器来补偿ADC时钟占空比的波动。 来自每个ADC的16位输出数据(带超量程位)与双数据速率(DDR)时钟在单独的LVDS输出端口交错。 设置与控制编程利用三线式SPI兼容型串行接口来完成。
AD9652采用144引脚CSP_BGA封装,额定温度范围为−40 ℃至+85 ℃工业温度范围。该产品受正在申请中的美国专利保护。
产品特色
- 集成双通道、16位310 MSPS ADC。
- 片内缓冲器简化ADC驱动器接口。
- 采用3.3 V和1.8 V电源供电,数字输出驱动器则采用独立电源供电,以支持LVDS输出。
- 取得专利的差分输入在最高至485 MHz的输入频率下仍保持出色的信噪比(SNR)性能。
- SYNC输入可在多个设备之间实现同步。
- 三线式、3.3 V或1.8 V SPI端口,用于寄存器编程和回读。
应用
- 军用雷达和通信
- 多模式数字接收机(3G或4G)
- 测试和仪器仪表
- 智能天线系统
提问
在下面提交您的问题,我们将从 ADI 的知识库中给出最佳答案:
您可以在其他地方找到帮助
{{modalTitle}}
{{modalDescription}}
{{dropdownTitle}}
- {{defaultSelectedText}} {{#each projectNames}}
- {{name}} {{/each}} {{#if newProjectText}}
- {{newProjectText}} {{/if}}
{{newProjectTitle}}
{{projectNameErrorText}}
AD9652
文档
筛查
1 应用
数据手册
2
用户手册
2
WIKI
WIKI
产品技术资料帮助
ADI公司所提供的资料均视为准确、可靠。但本公司不为用户在应用过程中侵犯任何专利权或第三方权利承担任何责任。技术指标的修改不再另行通知。本公司既没有含蓄的允许,也不允许借用ADI公司的专利或专利权的名义。本文出现的商标和注册商标所有权分别属于相应的公司。
参考资料
3rd Party Solutions 1
器件驱动器 1
视频
1
ADI 始终高度重视提供符合最高质量和可靠性水平的产品。我们通过将质量和可靠性检查纳入产品和工艺设计的各个范围以及制造过程来实现这一目标。出货产品的“零缺陷”始终是我们的目标。查看我们的质量和可靠性计划和认证以了解更多信息。
产品型号 | 引脚/封装图-中文版 | 文档 | CAD 符号,脚注和 3D模型 |
---|---|---|---|
AD9652BBCZ-310 | 144-Ball CSPBGA (10mm x 10mm) |
|
|
AD9652BBCZRL7-310 | 144-Ball CSPBGA (10mm x 10mm) |
|
- AD9652BBCZ-310
- 引脚/封装图-中文版
- 144-Ball CSPBGA (10mm x 10mm)
- 文档
- HTML Material Declaration
- HTML Reliablity Data
- CAD 符号,脚注和 3D模型
- Ultra Librarian
- SamacSys
- AD9652BBCZRL7-310
- 引脚/封装图-中文版
- 144-Ball CSPBGA (10mm x 10mm)
- 文档
- HTML Material Declaration
- HTML Reliablity Data
- CAD 符号,脚注和 3D模型
- Ultra Librarian
- SamacSys
根据型号筛选
产品型号
产品生命周期
PCN
2月 11, 2015
- 14_0254
Bump and Assembly Transfer of Select 10x10 and 12x12 Flip Chip Products
AD9652BBCZ-310
量产
AD9652BBCZRL7-310
量产
根据型号筛选
产品型号
产品生命周期
PCN
2月 11, 2015
- 14_0254
Bump and Assembly Transfer of Select 10x10 and 12x12 Flip Chip Products
AD9652BBCZ-310
量产
AD9652BBCZRL7-310
量产
软件和型号相关生态系统
器件驱动器
正在寻找评估软件?您可以在这里找到
部分模型 | 产品周期 | 描述 | ||
---|---|---|---|---|
单端转差分放大器2 |
||||
推荐新设计使用 |
超低失真差分ADC驱动器(双通道) |
|||
推荐新设计使用 |
超低噪声驱动器,适用于低压ADC |
|||
全差分放大器1 |
||||
推荐新设计使用 |
4.5 GHz 超高动态范围双通道差分放大器 |
|||
时钟产生器件2 |
||||
推荐新设计使用 |
集成5.4 GHz VCO的4路CML输出、低抖动时钟发生器 |
|||
推荐新设计使用 |
AD9525旨在满足长期演进(LTE)和多载波GSM基站设计的转换器时钟要求。 |
|||
数字控制VGA2 |
||||
量产 |
超低失真IF VGA |
|||
推荐新设计使用 |
超低失真IF双通道VGA |
找不到您所需的软件或驱动?
申请驱动/软件评估套件 3
EVAL-AD9652
AD9652评估板
产品详情
AD9652-310EBZ用于评估双通道16位ADC AD9652。本参考设计提供在各种模式和配置下运行器件所需的全部支持电路。它设计为可直接与HSC-ADC-EVALCZ的数据捕获卡进行接口,允许用户下载捕获的数据用于分析。Visual Analog软件包用来与器件的硬件部分实现接口,允许用户下载捕获的数据并通过用户友好型图形界面进行分析。同时,SPI控制器软件包也兼容硬件部分,允许用户使用AD9652的SPI可编程功能。
AD9652数据手册提供了更多有关器件配置和性能的信息,在使用这些工具时应加以参考。所有文档、Visual Analog软件以及SPI控制器均可在高速ADC评估板页面上找到。欲了解更多信息,或有任何疑问,请发送电子邮件至highspeedproductssupport@analog.com。
资料
WIKI
HSC-ADC-EVALCZ
基于FPGA的数据采集套件
产品详情
HSC-ADC-EVALCZ高速转换器评估平台使用基于FPGA的缓冲存储器板,采集来自ADI高速模数转换器(ADC)评估板的数字数据块。该板通过USB端口连接到PC,并与VisualAnalog®软件配合使用来快速评估高速ADC的性能。该评估套件设置简单。所需的额外设备包括ADI高速ADC评估板、信号源和时钟源。一旦连接该套件并上电,PC便立即开始评估。
资料
软件
ZIP
ZIP
29.79 M
ZIP
EVAL-AD-FMCOMMS6-EBZ
AD-FMCOMMS6-EBZ 评估板
产品详情
AD-FMCOMMS6-EBZ评估板是一款400MHz至4.4GHz接收器,采用AD9652 双通道16位模数转换器、ADL5566高动态范围RF/IF双通道差分放大器和ADL5380 正交解调器。
它采用的是一种I和Q解调方法,可直接转换(亦称为零差或零中频)接收器架构。 与可以执行多次频率转换的超外差式接收机相比,直接变频无线电只能执行一次频率转换。 一次频率转换的优势如下:
- 降低接收机复杂性,减少所需级数;提高性能和降低功耗
- 避免镜像抑制问题和干扰混频
这种拓扑可提供镜像抑制能力,并能快速部署差分信号环境。 该评估板集成放大级,可保持ACD的满量程输入。 板上集成本振和ADC时钟,共享相同的参考信号,防止拖尾现象。 该产品的尺寸兼容VITA57,所有直流电源均从数据捕捉板通过FMC连接器进行路由。 这款评估板展示了高性能的接收器信号链,针对采用“现成商业技术”(COTS)组件的军事和通信雷达应用。 整体电路的带宽为220MHz,通带平坦度为+/_ 1.0 dB。 145MHz中频时,测得的SNR和SFDR分别为64dB和75dBc。
资料