AD9530

推荐用于新设计

集成5.4 GHz VCO的4路CML输出、低抖动时钟发生器

产品技术资料帮助

ADI公司所提供的资料均视为准确、可靠。但本公司不为用户在应用过程中侵犯任何专利权或第三方权利承担任何责任。技术指标的修改不再另行通知。本公司既没有含蓄的允许,也不允许借用ADI公司的专利或专利权的名义。本文出现的商标和注册商标所有权分别属于相应的公司。

Viewing:

产品详情

  • 完全集成式超低噪声锁相环(PLL)
  • 4个差分、2.7 GHz共模逻辑(CML)输出
  • 带可编程内部端接选项的2个差分基准电压输入
  • 绝对抖动小于232 fs rms(12 kHz至20 MHz),具有非理想基准电压和8 kHz环路带宽
  • 绝对抖动小于100 fs rms(12 kHz至20 MHz),具有80 kHz环路带宽和低抖动输入参考时钟
  • 支持适合抖动衰减应用的低环路带宽
  • 手动切换
  • 采用典型2.5 V单电源供电
  • 48引脚、7 mm × 7 mm LFCSP封装

AD9530
集成5.4 GHz VCO的4路CML输出、低抖动时钟发生器
AD9530 Functional Block Diagram AD9530 Pin Configuration
添加至 myAnalog

将产品添加到myAnalog 的现有项目或新项目中(接收通知)。

创建新项目
提问

参考资料

了解更多
添加至 myAnalog

Add media to the Resources section of myAnalog, to an existing project or to a new project.

创建新项目

软件资源


硬件生态系统

部分模型 产品周期 描述
比较器 1
LTC6957 低相位噪声、双输出缓冲器 / 驱动器 / 逻辑转换器
锁相环(PLL)频率合成器 1
ADF4002 推荐用于新设计 鉴相器/PLL频率合成器
Modal heading
添加至 myAnalog

将产品添加到myAnalog 的现有项目或新项目中(接收通知)。

创建新项目

最新评论

需要发起讨论吗? 没有关于 AD9530的相关讨论?是否需要发起讨论?

在EngineerZone®上发起讨论

近期浏览