HMC7043
Info : 推荐新设计使用
searchIcon
cartIcon

HMC7043

高性能、3.2 GHz、14输出扇出缓冲器

更多 showmore-icon

Info : 推荐新设计使用 tooltip
Info : 推荐新设计使用 tooltip
产品详情
特性
  • 支持JEDEC JESD204B
  • 低加性抖动: <15 fs rms(2457.6 MHz,12 kHz至20 MHz)
  • 极低噪底: -155.2 dBc/Hz (983.04 MHz)
  • 最多提供14路LVDS、LVPECL或CML型器件时钟(DCLK)
    • CLKOUTx/CLKOUTx and SCLKOUTx/SCLKOUTx 最高频率达 3200 MHz
    • JESD204B兼容系统参考(SYSREF)脉冲
    • 25 ps模拟延迟和½时钟输入周期数字延迟,14个时钟输出通道各自都能对延迟进行编程
  • 可调噪底与功耗的关系可通过SPI编程
  • SYSREF有效中断可简化JESD204B同步
  • 支持确定性同步多个HMC7043器件
  • RFSYNC引脚或SPI控制的SYNC触发用于输出同步JESD204B
  • GPIO报警/状态指示用于确定系统状况
  • 时钟输入支持高达6 GHz的频率
  • 片内稳压器提供出色的PSRR
  • 48引脚、7 mm × 7 mm LFCSP封装
更多细节
show more Icon

HMC7043旨在满足多载波GSM和LTE基站设计的要求,并通过多种时钟管理和分配特性来简化基带和无线电卡时钟树的设计

HMC7043提供14路低噪声且可配置的输出,可以灵活地与基站收发台(BTS)系统中的许多不同器件接口,如数据转换器、本振、发射/接收模块、现场可编程门阵列(FPGA)和数字前端ASIC等。 HMC7043可生成符合JESD204B接口要求的多达7个DCLK和SYSREF时钟对。

系统设计人员可以生成更少的DCLK和SYSREF对,并针对独立的相位和频率配置其余的输出信号路径。 DCLK和SYSREF时钟输出均可配置为支持CML、LVDS、LVPECL和LVCMOS等不同的信号标准,不同的偏置条件则可调整变化的板插入损耗。

HMC7043独特的特性之一是对14个通道分别进行独立灵活的相位管理。 所有14个通道均支持频率和相位调整。 这些输出还可针对50 Ω或100 Ω内部和外部端接选项进行编程。

HMC7043器件具有RF SYNC功能,支持确定性同步多个HMC7043器件,即确保所有时钟输出从同一时钟沿开始。 可通过改写嵌套式HMC7043或SYSREF控制单元/分频器,然后重新启动具有新相位的输出分频器来实现。

HMC7043采用48引脚、7 mm × 7 mm LFCSP封装,且裸露焊盘接地。

应用

  • JESD204B时钟产生
  • 蜂窝基础设施(多载波GSM、LTE、W-CDMA)
  • 数据转换器时钟
  • 相控阵参考分配
  • 微波基带卡

产品技术资料帮助

close icon

ADI公司所提供的资料均视为准确、可靠。但本公司不为用户在应用过程中侵犯任何专利权或第三方权利承担任何责任。技术指标的修改不再另行通知。本公司既没有含蓄的允许,也不允许借用ADI公司的专利或专利权的名义。本文出现的商标和注册商标所有权分别属于相应的公司。

参考资料

参考资料

视频

产品型号 引脚/封装图-中文版 文档 CAD 符号,脚注和 3D模型
HMC7043LP7FE
  • HTML
  • HTML
HMC7043LP7FETR
  • HTML
  • HTML
软件和型号相关生态系统

软件和型号相关生态系统

评估套件

评估套件 2

reference details image

EVAL-HMC7043

HMC7043评估套件

zoom

EVAL-HMC7043

HMC7043评估套件

HMC7043评估套件

特性和优点

  • 采用USB连接和片上低压差(LDO)稳压器,电源连接简便
  • LDO可旁路以便测量电源
  • 交流耦合差分SMA连接器
  • SMA连接器用于
    1个时钟输入
    1个RF同步输入
    6个时钟输出
  • 基于Microsoft® Windows®的评估软件,具有简单的图形用户界面(GUI)
  • 通过输入/输出接头(GPIO)轻松访问数字输入/输出和诊断信号
  • 诊断信号通过状态LED显示
  • USB计算机接口

产品详情

HMC7043是一款高性能时钟缓冲器,用于分配超低相位噪声参考,支持配有并行或串行(JESD204B型)接口的高速数据转换器。 HMC7043旨在满足多载波GSM和LTE基站设计的要求,并通过多种时钟管理和分配特性来简化基带和无线电卡时钟树的设计。


EK1HMC7043LP7F评估套件是一款紧凑、易于使用的平台,可用来评估HMC7043的全部特性。 EV2HMC7043LP7F评估板上的所有输入和输出均配置为差分形式。


该产品数据手册提供HMC7043的完整规格,使用评估板时应同时参考用户指南UG-826与数据手册。


reference details image

QUAD-MxFE平台

16Tx/16Rx直接L/S/C频段采样相控阵/雷达/电子战/卫星通信开发平台

zoom

QUAD-MxFE平台

16Tx/16Rx直接L/S/C频段采样相控阵/雷达/电子战/卫星通信开发平台

16Tx/16Rx直接L/S/C频段采样相控阵/雷达/电子战/卫星通信开发平台

特性和优点

四通道MxFE数字化处理卡
  • 使用MxFE的多通道、宽带系统开发平台
  • 与Xilinx VCU118评估板(不包括)搭配使用
  • 16个RF接收(Rx)通道(32个数字Rx通道)
    • 总共16个1.5GSPS至4GSPS ADC
    • 48个数字下变频器(DDC),每个包括复数数控振荡器(NCO)
    • 16个可编程有限脉冲响应滤波器(pFIR)
  • 16个RF发射(Tx)通道(32个数字Tx通道)
    • 16个RF发射(Tx)通道(32个数字Tx通道)
    • 48个数字上变频器(DUC),每个包括复数数控振荡器(NCO)
  • 灵活的Rx和Tx RF前端
    • Rx:用于增益控制的滤波、放大、数字步进衰减
    • Tx:滤波、放大
  • 单个12V电源适配器(随附)提供片上电源调节
  • 灵活的时钟分配
    • 单个外部500MHz基准电压源提供片上时钟分配
    • 每个MxFE支持外部转换器时钟
16Tx / 16Rx校准板
  • 可配合四通道MxFE数字化处理卡和VCU118 PMOD接口(随附电缆)使用
  • 提供单独的相邻通道环回和组合通道环回选项
  • 通过SMA选项提供组合Tx通道输出
  • 通过SMA选项提供组合Rx通道输入
  • 板载对数功率检波器,AD5592R通过PMOD输出到VCU118
  • 单个12V电源适配器(随附)提供片上电源调节
软件特性和优势
简单易用的控制工具和平台接口可简化软件框架开发:
  • IIO示波器GUI
  • MATLAB插件和示例脚本
  • 示例HDL版本,包括JESD204b/JESD204c启动
  • 用于Linux和设备驱动程序的嵌入式软件解决方案
  • MATLAB系统应用GUI
用于ADEF应用的软件参考设计示例,以缩短原型制作时间:
  • 用于确定上电相位的多芯片同步功能
  • 使用NCO实现系统级幅度/相位对齐
  • 旁路JESD接口的低延迟ADC至DAC环回
  • 用于宽带通道间幅度/相位对齐的pFIR控制
  • 快速跳频
  • 校准板MATLAB驱动程序文件
  • FPGA编程MATLAB脚本

产品详情

四通道MxFE系统开发平台包含四个MxFE®软件定义的直接RF采样收发器以及相关的RF前端、时钟和电源电路。目标应用包括相控阵雷达、电子战和地面卫星通信,尤其是L/S/C频段(0.1 GHz至~5GHz)的16发射/16接收通道直接采样相控阵。Rx和Tx RF前端具有插入式配置,可根据用户应用自定义频率范围。

四通道MxFE系统开发平台可提供完整的系统解决方案。它可以用作测试平台,用于演示多芯片同步以及实现系统级校准、波束成形算法和其他信号处理算法。该系统旨在配合Xilinx® VCU118评估板使用,具有Virtex® UltraScale+™ XCVU9P FPGA并提供参考软件、HDL代码和MATLAB系统级接口。

除了四通道MxFE数字化处理卡之外,该套件还包含16Tx / 16Rx校准板,用于开发系统级校准算法,或在与自己的用例相关的情况下更轻松地演示上电相位确定性。通过该校准板,用户还可演示组合通道动态范围、杂散和相位噪声的改进性能,连接至VCU118 PMOD接口时,还可通过免费的MATLAB插件进行控制。

该系统可用于加快以下应用的开发程序上市时间:

  • ADEF(相控阵、雷达、电子战、卫星通信)
  • 通信基础设施(多频段5G和毫米波5G)
  • 电子测试与测量
工具和仿真

工具及仿真模型 1

最新评论

最新评论

需要发起讨论吗? 没有关于 hmc7043的相关讨论?是否需要发起讨论?
在论坛上发起讨论

最新浏览