AD9154
推荐新设计使用四通道、16位、2.4 GSPS、TxDAC+®数模转换器
- 产品模型
- 4
产品详情
- 支持输入数据速率高达1 GSPS
- 专有低杂散与失真设计
单载波LTE 20 MHz带宽(BW)，ACLR = 77 dBc（180 MHz IF时）
六载波GSM IMD = 78 dBc（600 kHz载波间距，180 MHz IF时）
SFDR = 72 dBc（180 MHz IF时，−6 dBFS单音） - 灵活的8通道JESD204B接口
- 多芯片同步
固定延迟
数据发生器延迟补偿
- 输入信号功率检测
- 高性能、低噪声锁相环(PLL)时钟倍频器
- 数字反sinc滤波器
- 使用数控振荡器(NCO)的数字正交调制
- 奈奎斯特频带选择—混频模式
- 可选1倍、2倍、4倍或8倍插值滤波器
- 低功耗：2.11 W（1.6 GSPS时，全部工作条件下）
- 88引脚LFCSP（带exposed pad）
AD9154是一款四通道、16位、高动态范围数模转换器(DAC)，提供2.4 GSPS最高采样速率，可以在基带模式下产生高达奈奎斯特频率的多载波。AD9154具有针对直接变频传输应用进行优化的特性，包括复数数字调制、输入信号功率检测以及增益、相位与失调补偿。DAC输出经过优化，可以与ADI公司的ADRF6720-27射频正交调制器(AQM)无缝接口。在混频模式下，DAC可在二阶和三阶奈奎斯特区内重构载波。串行端口接口(SPI)允许对内部参数进行编程和回读。满量程输出电流可以在4 mA至20 mA范围内进行编程。AD9154采用两种不同的88引脚LFCSP封装
产品特色
- 超宽信号带宽支持新兴的宽带和多频带无线应用。
- 先进的低杂散与失真设计技术，从基带到高中频的宽带信号可以实现高质量合成。
- JESD204B子类1可简化多芯片同步。
- 小型封装，尺寸为12 mm × 12 mm。
应用
- 无线通信
多载波LTE和GSM基站
宽带中继器
软件定义无线电 - 宽带通信
点对点微波无线电 - 发射分集、多路输入/多路输出(MIMO)
- 仪器仪表
- 自动测试设备
参考资料
数据手册 1
技术文章 1
信息 1
视频 1
器件驱动器 1
FPGA 互操作性报告 2
ADI 始终高度重视提供符合最高质量和可靠性水平的产品。我们通过将质量和可靠性检查纳入产品和工艺设计的各个范围以及制造过程来实现这一目标。出货产品的“零缺陷”始终是我们的目标。查看我们的质量和可靠性计划和认证以了解更多信息。
| 产品型号 | 引脚/封装图-中文版 | 文档 | CAD 符号，脚注和 3D模型 |
|---|---|---|---|
| AD9154BCPAZ | 88-Lead LFCSP (12mm x 12mm w/ EP) | ||
| AD9154BCPAZRL | 88-Lead LFCSP (12mm x 12mm w/ EP) | ||
| AD9154BCPZ | 88-Lead LFCSP (12mm x 12mm w/ EP) | ||
| AD9154BCPZRL | 88-Lead LFCSP (12mm x 12mm w/ EP) |
| 产品型号 | 产品生命周期 | PCN |
|---|---|---|
| 未找到匹配项目 | ||
|
6月 26, 2023 - 23_0025 Package Outline Drawing and Data Sheet Revision for Select LFCSP Products in Amkor |
||
| AD9154BCPAZ | 量产 | |
| AD9154BCPAZRL | 量产 | |
| AD9154BCPZ | 量产 | |
| AD9154BCPZRL | 量产 | |
|
9月 1, 2016 - 16_0169 AD9154 Die Revision and Data Sheet Update |
||
| AD9154BCPAZ | 量产 | |
| AD9154BCPAZRL | 量产 | |
| AD9154BCPZ | 量产 | |
| AD9154BCPZRL | 量产 | |
|
12月 15, 2014 - 14_0265 AD9154 Die Revision |
||
| AD9154BCPZ | 量产 | |
| AD9154BCPZRL | 量产 | |
这是最新版本的数据手册
软件资源
器件驱动器 1
Evaluation Software 2
JESD204x Frame Mapping Table Generator
The JESD204x Frame Mapping Table Generator tool consists of two Windows executables that will allow the user to input any valid combination of JESD204x parameters (L, M, F, S, NP) in order to output a .csv file that illustrates the frame mapping of the JESD204x mode in table format. There is an executable that allows the user to input a single JESD204x mode and another, that allows the user to input the parameters for multiple JESD204x modes in a specified .csv format in order to output a .csv file that illustrates the frame mapping of each of the JESD204x modes that were input into separate tables.
JESD204接口框架
Integrated JESD204 software framework for rapid system-level development and optimization
找不到您所需的软件或驱动?
硬件生态系统
| 部分模型 | 产品周期 | 描述 |
|---|---|---|
| 时钟产生器件 3 | ||
| LTC6951 | 最后购买期限 | 具集成型 VCO 的超低抖动、多输出时钟合成器 |
| LTC6952 | 最后购买期限 | 具有 11 个输出并支持 JESD204B / JESD204C 协议的超低抖动、4.5GHz PLL |
| HMC7044 | 推荐新设计使用 | 带JESD204B接口的高性能、3.2 GHz、14路输出抖动衰减器 |
| 时钟分配器件 3 | ||
| LTC6955 | 最后购买期限 | 超低抖动 7.5GHz 11 输出扇出缓冲器系列 |
| LTC6953 | 最后购买期限 | 具有 11 个输出并支持 JESD204B/JESD204C 协议的超低抖动、4.5GHz 时钟分配器 |
| HMC7043 | 推荐新设计使用 |
高性能、3.2 GHz、14输出扇出缓冲器 |
工具及仿真模型
IBIS 模型 1
AD9144/AD9152/AD9154/AD9135/AD9136 AMI Model Download
打开工具DAC Companion Transport Layer RTL Code Generator
These command line executable tool generates a Verilog module which implements the JESD204 transmitter transport layer. The user specifies in a configuration file one or more modes to be supported by the transport layer module. These modes are defined as a set of JESD204 parameter values: L, M, F, S, N', and CF. The transport layer converts JESD204 lane data output from a JESD204 link layer IP to a data bus with a fixed width, containing interleaved virtual converter samples. Both JESD204B and JESD204C link layers are supported.
打开工具
LTspice®是一款强大高效的免费仿真软件、原理图采集和波形观测器，为改善模拟电路的仿真提供增强功能和模型。
评估套件
用于评估四通道、16位、2.4 GSPS、TxDAC+®数模产品AD9154的评估板
资料
基于FPGA的数据采集套件