なぜミリ波では新たなアプローチのDPDが必要になるのか?

概要

5G New Radio(NR)の規格では、スループットを高めるために、サブ6GHzの周波数帯に加えてミリ波(mmWave)の周波数帯が使用されます。ミリ波帯を使用することで、かつてないほどのレベルでデータのスループットを劇的に増加させることが可能になります。但し、実装の面では新たな課題が生じます。実際、サブ6GHz帯を使用する基地局とミリ波帯を使用する基地局には、アーキテクチャの面で違いがあります。本稿では、ミリ波帯を使用するシステムにDPD(DigitalPredistortion)を適用することによるメリットと実装上の課題について論じます。DPDは、サブ6GHz帯のワイヤレス通信システムにおいて、電力効率を高めることを目的として一般的に使用されています。既に十分に確立された技術ですが、実はミリ波帯を使用する無線システムではほとんど利用されていません。筆者らは、アナログ・デバイセズのビームフォーマICとトランシーバーICを組み合わせて、ミリ波に対応する256素子のアンテナ・アレイのプロトタイプを構築しました。それを使って実測評価を行い、DPDを適用することで等価等方放射電力(EIRP:Effective Isotropic Radiated Power)を最大3dB向上できることを実証しました。これは、DPDを使用しない場合と比べて、素子数が30%少ないアレイでも同等のEIRPを達成できるということを意味します。

本稿では、サブ6GHz帯を使用する従来のマクロセルの基地局とミリ波帯を使用する基地局の設計とアンテナの設計を比較します。また、それらの設計の違いによって、ミリ波を使用するアレイ向けのDPDの実装には、サブ6GHz帯を使用する場合と比べてどのような影響が生じるのか考察します。

はじめに

3GPP(Third Generation Partnership Project)が5G NRの規格の策定に動いた背景には、従来よりも遅延を削減すると共に、信頼性を高めたいというニーズの存在がありました。ただ、新規格の策定を促す最大の要因は、データのスループットに対する需要が指数関数的に増加しているということで間違いないでしょう。4G/LTEベースのシステムは、サブ3GHz帯を使用して実装されています。ただ、最近になって3GHz~5GHzの周波数帯が新たに割り当てられ、5G NRではより広いチャンネル帯域幅を実現できるようになりました。4G/LTEの最大チャンネル帯域幅は20MHzでしたが、サブ6GHz帯を使用する5G NRでは100MHzまで拡張されています。また5G NRでは、チャンネル帯域幅が広くなっただけでなく、複数の送受信アンテナも使用可能です。究極的には、Massive MIMO技術も利用できることになっています。そうした技術を採用すれば、スペクトル効率は更に向上します。これらの改善点は、いずれもデータのスループットの向上につながります。しかし、サブ6GHz帯に割り当てられた帯域が比較的少ないという基本的な制約が存在することから、個々のユーザーにとってのピークのスループットは、1Gbps未満にとどまっています。

5G NRでは、3GPPの規格としては初めて、セルラ式携帯電話のアプリケーションに対し、24.25GHz~52.6GHzのミリ波帯が割り当てられました。サブ6GHz帯のFR1に対し、この新たな周波数帯はFR2と呼ばれています。FR2では、FR1よりもはるかに広い帯域を利用可能です。1つのチャンネル帯域幅を最大400MHzに設定することができ、かつてないほどのスループットが実現されます。しかし、ミリ波帯の周波数を使用するには、基地局(BS:Base Station)とユーザー端末(UE:User Equipment)の両方で新たな実装上の課題を解決する必要があります。最大の問題は、通信経路での損失が大きく、パワー・アンプ(PA)の出力電力が小さいことから、BSとUEの間のリンク・バジェットがかなり厳しくなることです。

BSとUEの間の経路損失は、Pl〔dB〕 = 10log10(Pt/Pr)で定義されます。ここで、PtとPrはそれぞれ送信電力と受信電力です。自由空間では、受信電力は距離と波長の関数で表されます。具体的には、フリスの伝達公式として知られるPr(d,λ) = PtGtGr(λ/4πd)2となります。ここで、GtとGrは、それぞれ送信器と受信器のアンテナの利得です。またλは波長、dは送信器と受信器の間の距離です。一般的なワイヤレス通信環境では、近くの物体からの反射や構成材料を通過する際の損失により、経路損失のモデル化と評価は上記の内容よりもはるかに複雑になります。ただ、ここでは、ミリ波帯を使用する場合の経路損失がサブ6GHz帯を使用する場合よりも大きいことを示すために、自由空間で伝搬が行われ、アンテナの利得は同等で、BSとUEの距離は等しいと仮定します。上記の式を使用すると、28GHzにおける経路損失は、900MHzにおける経路損失と比べて10log(28000/900)2 = 29.8dBも大きくなることになります。

サブ6GHz帯を使用するBSにおいて、PAが40%以上の効率で数十WのRF電力を出力するというのは珍しいことではありません。これは、ドハティ・アンプのような高い効率が得られるアーキテクチャを採用したPAと、高度なDPD手法を採用することによって実現されています。一方、ミリ波に対応し、直線性にも優れるAB級のPAでは、RF電力の出力が1W未満に抑えられることに加え、10%未満の効率しか得られません。このような性能では、ミリ波帯を使用するBSとUEの間のリンク・バジェットの問題が増大してしまいます。このように、経路損失が大きく、PAの電力が小さいという2つの事実が大きな課題になります。これらの課題を解消し、特定の空間的位置に対してより正確に電力を届けられるようにしなければなりません。それを実現する方法は、ビームフォーミングとビームステアリングの機能を提供するアクティブなフェーズド・アレイ・アンテナを使用するというものになります。

ミリ波帯を使用する5G向けのアンテナ・アレイ

アンテナ・アレイというのは新しい概念ではありません。セルラ式携帯電話のBSでは、初期のGSM(Global System for Mobile Communications)の時代からパッシブ・アレイが使われています。また、レーダー・システムでは数十年前からアンテナ・アレイが使用されています。上述したとおり、ミリ波帯における大きな経路損失とPAの小さな出力電力に対する解決策は、アクティブなフェーズド・アレイ・アンテナを使用することです。すなわち、多数のアンテナ素子をアレイ状に配置し、個々の素子を出力の小さいPAで駆動するというものです。より多くの素子を使用すれば、アレイからのトータルの放射電力は増加します。同時に、アレイの利得は高くなり、出力されるビームの幅は狭くなります。ただ、フェーズド・アレイ・アンテナについて詳細に解説するというのは本稿の趣旨から外れます。詳しくは、稿末に参考資料として示した「フェーズド・アレイ・アンテナのパターン」のPart 1~Part 3をご覧ください

話を戻しますが、アクティブなフェーズド・アレイ・アンテナには1つ大きな欠点があります。それは、コストが高くなるというものです。このことから、同アンテナの用途は、航空宇宙/防衛の分野に限られてきました。しかし、半導体技術の進歩と集積度の向上により、アクティブなフェーズド・アレイ・アンテナを5Gのアプリケーションに適用しても採算の取れる状態になりました。アナログ・デバイセズは、16系統の完全な送信/受信チャンネルを搭載するアクティブなビームフォーマICを提供しています。このICは、PAや低ノイズ・アンプ(LNA)に加え、経路ごとの位相/利得制御を行う機能やTDDスイッチ機能を備えています。これらすべてが、単一のチップ上に集積されています。この種のICの第1世代品「ADMV4821」は、SiGe BiCMOS技術を採用して開発されました。一方、第2世代品である「ADMV4828」では、電力効率とコストを改善するためにSOI CMOSプロセスを採用しています。これら集積度と電力効率の高いビームフォーマICに、ミリ波対応のアップ/ダウンコンバータ「ADMV1017/ADMV1018」と周波数シンセサイザ「ADF4371/ADF4372」を組み合わせることにより、ミリ波対応の5Gで使われるBS向けの完全なRFフロント・エンドを実現できます。

ミリ波帯用のアンテナでは、サイズの小さい素子が使われます。例えば、28GHz向けのシンプルなマイクロストリップ・アンテナのサイズは、一般に10mm2未満です。そのため、アレイ全体の面積を比較的小さく抑えつつ、多数のアンテナを配置して利得を高めることができます。ここで、図1のような、256個(8行16列)のデュアル偏波放射素子で構成されるアンテナ・アレイについて考えてみます。図において、赤色と青色のラインは、それぞれ45°と-45°の偏波素子を表しています。

図1. 256個のデュアル偏波放射素子で構成されるアンテナ・アレイ

図1. 256個のデュアル偏波放射素子で構成されるアンテナ・アレイ

このアンテナ・アレイのトータルの面積は、素子の間隔をλ/2とすると、8(λ/2)×16(λ/2) = 32λ2となります。900MHzと28GHzで比較すると、900MHzに対応するアレイの面積は3.55m2であるのに対し、28GHzのアレイの面積はわずか3.67×10-3m2となります。つまり、面積を約1/1000に抑えられるということです。900MHzを使用する場合、256素子のアンテナ・アレイのサイズは到底許容できません。それに対し、28GHzを使用する場合には、プリント回路基板において256素子のアンテナ・アレイをわずか40cm2未満の面積で実装することができるということです。

筆者らは、アナログ・デバイセズのビームフォーマICとアップ/ダウンコンバータICを使用し、28GHzに対応する256素子のアンテナ・アレイを多層プリント基板上に実装しました。アンテナと無線システムをつなぐ高コストで高損失のインターコネクトを回避するために、基板の片面にアクティブ・コンポーネント、反対側の面にアンテナの構成要素を実装しました。図2に示したのが、そのボード「AiB256」です。「AiB」というのは「antenna in board」の略です。

図2. AiB256の外観。アクティブ・コンポーネント側の面を示しています。16個のビームフォーマICと4個のアップ/ダウンコンバータICを使用しています。

図2. AiB256の外観。アクティブ・コンポーネント側の面を示しています。16個のビームフォーマICと4個のアップ/ダウンコンバータICを使用しています。

AiB256は、SOIを 採 用 し た ビ ー ム フ ォ ー マICで あ るADMV4828を16個搭載しています。それぞれが各16個の送信チャンネルと受信チャンネルを提供することで、128個のアンテナ素子への接続が実現されます。周波数範囲については、26.5GHz~29.5GHzをカバーします。同一偏波の64個のアンテナ素子は、それぞれ別のADMV1018(ミリ波対応のアップ/ダウンコンバータ)に接続されています。つまり、計4本の独立したビームを生成できることになります。図3に、AiB256のブロック図(半分に簡素化)を示しました。

図3. AiB256の機能ブロック図。ボードの半分だけを示しており、インターコネクトも一部省略してあります。

図3. AiB256の機能ブロック図。ボードの半分だけを示しており、インターコネクトも一部省略してあります。

EIRPをより高めるために、それぞれ64個の同一偏波のアンテナ素子から成る2つの素子の集合をIFで結合します。128個のアンテナ素子がそれぞれにビームを生成しますが、アレイ全体としては2本のビームが生成されます。アナログ・デバイセズでは、このボードを利用することで、アンテナのキャリブレーション機能とDPDのアルゴリズムの開発を行っていました。

サブ6GHz帯、ミリ波帯を使用するBSの設計

BSを設計する際には、与えられた周波数で動作し、所望の通信エリアをカバーできるようにする必要があります。それにあたり、通常はビーム・パターンとEIRPについては必要な条件が前もって定められます。900MHz帯を使用するマクロセルのBSは、図4に示すように、4Tx/4Rxの無線ユニットを使って構成され、外付けのアンテナに接続されます。

図4. 900MHzを使用するBS。4Tx/4Rxの無線ユニットと2列のデュアル偏波アンテナで構成しています。

図4. 900MHzを使用するBS。4Tx/4Rxの無線ユニットと2列のデュアル偏波アンテナで構成しています。

このアンテナは、2列に並んだ交差偏波ダイポール(±45°、赤/青)で構成されています。4つのRFポートが、それぞれ1列の1つの偏波を供給します。この例において、信号は同一偏波の6つのダイポールの間で、同じ位相と同じ振幅で分割されます。垂直方向(列)の素子数が多いほど、垂直面上のビーム幅は狭くなります。これは、ほとんどのUEがアンテナよりも低い位置にあることから望ましいことだと言えます。一般に、ビームにはある程度のダウンチルトが適用されます。その目的は、セルがカバーする領域を更に絞り、他のセルとの干渉を防ぐことです。アンテナ素子の間隔をλ/2とすると、このアンテナのビーム半値幅(送信電力がビームのピーク値よりも3dB低くなる角度)は、水平面で約90°、垂直面で20°未満になります。この幅の広いビームは、標準的な120°のセクタをカバーし、UEを追跡するためのステアリングを必要としません。アンテナの高さは6×(λ/2) = 2mで、幅は2×(λ/2) = 0.33mです。各偏波のアンテナ利得は、ダイポール素子あたりの利得を5dBiとすると、10log(12) + 5dBiで約15.8dBiになります。各PAのRF出力電力が40W(46dBm)であるとすると、偏波あたりのEIRPは46dBm + 3dB(2列)+ 15.8dBi = 64.8dBmとなります。これだけのEIRPがあれば、900MHzを使用することで数kmの距離に対応可能な優れたカバレッジが期待できます。

次に、図1に示した28GHz対応のAiB256について考えてみます。このボードは、8行16列に並べられた偏波あたり128個のアンテナ素子で構成されています。素子の間隔をλ/2、素子あたりの利得を5dBiとすると、アンテナ全体の利得は大まかに10log(128) + 5dBi = 26dBiとなります。つまり、900MHzを使用する場合と比べると、アンテナの利得は10.2dB高くなります。但し、その代償としてビームの幅は狭くなります。3dBビーム幅は、垂直面でわずか12°、水平面で6°です。このような狭いビーム幅では、標準的な120°のセクタ全体をカバーすることはできません。この問題に対する解決策は、次のようなものになります。すなわち、セルのカバレッジ・エリア内に存在するアクティブなUEを検出し、その方向にビームを向けて、セル内におけるUEの動きを追跡することです。5Gの規格では、ビームの取得/追跡の手順が定められていますが、これについての説明は本稿では割愛します。続いて、EIRPを計算するために、各送信パスのRF出力電力が13dBmであると仮定します。偏波あたりのトータルの電力は13dBm + 10log(128) = 34dBmです。26dBiというアンテナの利得を合わせると、偏波あたりのトータルのEIRPは34dBm + 26dBi = 60dBmとなります。屋外の一般的な利用環境で28GHzを使用する場合、このEIRPによって最大数百mのカバレッジが得られます。

サブ6GHz帯のシステムにおけるDPDの価値

4Gと5Gの規格は、本質的にピーク対平均電力比(PAPR:Peak-to-average Power Ratio)が高いOFDM(Orthogonal Frequency Division Multiplex)の信号をベースとしています。その信号を高い忠実度で増幅して送信し、隣接するチャンネルに対する干渉を防ぐには、信号のピークを圧縮またはクリッピングしないように注意する必要があります。そのためには、PAの平均電力レベルをピークの電力よりも6dB~9dB低く抑えて動作させなければなりません。しかし、PAをそれだけ深いバックオフ領域で動作させると、一般的に効率が10%未満まで大きく低下します。

ドハティ・アンプのように効率の高いアーキテクチャを採用したPAであれば、ピーク電力よりも6dB~9dB低い領域でも高い効率を維持できます。しかし、AB級のPAと比べると、直線性がかなり低くなります。線形化を図るための手法を適用することなく、そうした高効率のPAを使用すると、アプリケーションで求められるエラー・ベクトル振幅(EVM:Error Vector Magnitude)や隣接チャンネル漏洩電力比(ACPR:Adjacent Channel Power Ratio)の要件を満たすことができません。線形化を図るための非常に一般的な手法の1つがDPDです。DPDは、サブ6GHz帯を使用するシステムで広く使われています。

3GPPの技術仕様38.104では、64QAM/256QAMの各変調方式を使用するサブ6GHz帯のシステムでは、EVMの上限値がそれぞれ8%/3.5%と定められています1。この要件を満たすには、信号のPAPRを6dB~9dBに維持する必要があります。ACPRについては、同技術仕様において通常は-45dBc未満と定められています。先ほど示した4Tx/4Rx構成で900MHzを使用する例(送信器あたりのRMS出力電力は40W)において、このEVMとACPRの要件を満たせるようにPAを線形領域で動作させると、一般的に効率は10%未満になります。これは、4つのPAがそれぞれ40WのRF電力を出力するために、それぞれ400W以上のDC電力を消費するということに相当します。つまり、4つのPAだけで消費電力が1600W以上に達するということです。そうすると、無線システムのサイズ、冷却手段、信頼性、運用コストに多大な影響が及びます。一方、ドハティPAに、CFR(Crest Factor Reduction)とDPDの手法を適用すると、40%以上の効率が得られます。そうすると、40WのRF電力を出力するために各PAで消費されるDC電力は、100W未満に抑えられます。つまり、4つのPAによるDC消費電力を400W未満まで削減できます。しかし、一般にシステムのその他の部分のDC消費電力は50W未満です。したがって、ドハティPAにDPDとCFRを適用したとしても、トータルのDC消費電力の85%以上はPAによって消費されるということになります。.

ミリ波帯向けのアレイへのDPDの適用、その価値

AiB256には、256個の送信/受信チェーンが存在します。ビームあたり128個または64個のPAを使用することで、2本または4本のビームを生成することができます。ミリ波帯を使用するシステムにおけるEVMの要件は、サブ6GHz帯を使用するシステムと同じです。すなわち、64QAMと256QAMの各変調方式に対してそれぞれ8%と3.5%となります。しかし、3GPPの技術仕様38.104では、ミリ波帯におけるACPRの要件はサブ6GHz帯を使用するシステムよりもはるかに低く設定されています。具体的には、28GHz帯で28dBc、39GHz帯で26dBcとなっています。

ADMV4828が備えるAB級の各PAは、21dBmのピーク出力を供給できます。それらのPAを約12dBmのRMS出力電力で動作させた場合、ピーク出力との間には9dBの余裕が生まれます。そのため、EVMとACPRの両方の要件を満たすことができます。出力電力が12dBm(16mW)の場合、各送信チェーンの消費電力は約300mW、効率は5%になります。送信チェーンの消費電力の一部は、ビームフォーミングに必要な可変位相シフタによって消費されます。同シフタを含む各受信パスのDC消費電力は約125mWです。

上記の値から、ミリ波帯を使用するシステムにおいて、全DC消費電力に占めるPAの消費電力の割合は、サブ6GHz帯を使用するシステムと比べるとかなり小さいことがわかります。そうなると、ミリ波を使用するシステムには、それでもDPDを適用しなければならないのかという疑問がわきます。

この疑問に答えるには、ミリ波帯向けのDPDとして適切なアーキテクチャを提案する必要があります。サブ6GHz帯のシステムで使われるDPDの実装方法をそのままミリ波帯のシステムに拡張/適用しようとすると、個々のPAに対してDPDのループを設けなければなりません。例えば、AiB256の例では、256個ものDPDのループが必要だということです。その場合、コストと消費電力が大幅に増加するということは言うまでもありません。各PAの出力電力は小さいので(一般的に12dBm)、DPDを適用した場合のシステム全体の効率は、DPDを適用しない場合と比べてほぼ間違いなく低下します。

幸い、この問題については優れた解決策が存在します。図3に示したように、AiB256では、ビームあたり64個のPAを使用することにより、最大4本のビームを出力することができます。これは、ビームステアリングに使用する相対位相シフト用のものを除いて、各PAが他の63個のPAと同じ信号を受信するということを意味します。そこで、64個のPAから成るクラスタの外側を囲むように、DPDのループを1つだけ配置することにします。そうすれば、AiB256のアレイ全体に必要なDPDのループは計4つで済みます。つまり、DPDのループを、各PAではなく各ビームの周囲を囲むように配置するということです。サブ6GHz帯を使用するシステムのように、PAごとに専用のDPDのループを設ける方法と区別するために、当社は上記の手法をアレイDPDと呼んでいます。

オブザベーション・レシーバーは、すべてのPAからの信号が同位相で加算されるビームのボアサイトの監視に使用されます。その目的は、64個のPAについて、遠視野における累積されたアグリゲーションに起因する歪みを補正できるようにすることです。当社は、初期段階の評価では、図5のような方法を採用しています。この方法では、遠視野のホーン・アンテナをDPDのオブザベーション・レシーバーとして使用します。そして、1つのDPDのループをビームの周囲に配置することにより、EVMとACPRが改善されることを確認しました。当社の将来の製品には、このDPDの実装方法を簡素化するためのオブザベーション・パスが組み込まれる可能性があります。

図5. アナログ・デバイセズが使用している評価環境。遠視野のホーン・アンテナをDPDのオブザベーション・レシーバーとして使用しています。

図5. アナログ・デバイセズが使用している評価環境。遠視野のホーン・アンテナをDPDのオブザベーション・レシーバーとして使用しています。

このDPDの評価では、最高200MHzの帯域幅の信号を対象として、CFRとDPDの機能を備えるトランシーバーIC「ADRV9029」を使用しました。当社のトランシーバー製品は、将来的に400MHz以上の帯域幅に対応可能なDPDをサポートする予定です。

当社が行った評価により、ミリ波向けのアレイDPDは、26.5GHz~29.5GHzの周波数範囲において、ビームのEIRPを最高で3dB以上(1.5dB~3.2dB)改善できることがわかりました。特定の周波数におけるビームフォーマの出力のマッチングとバイアスの設定を最適化すれば、EVMとACPRの仕様を満たしつつ、最大13dBmのRMS出力電力を得ることができます。ただ、広い周波数範囲と複数のユニットにわたって、そのレベルの性能を維持することはできません。とはいえ、適切な条件を満たせば(PAの飽和出力レベルを21dBm以上に維持)、DPDを適用することにより、対象となる周波数範囲全体にわたって14dBm以上の出力電力を得ることができます。

ミリ波帯に対応するアンテナ・アレイの仕様を定義する際には、ビームあたりのEIRPが主要な要件の1つになります。素子あたりの電力が比較的小さい場合、目標とするEIRPを達成するためには多くの素子を使用しなければなりません。その結果、アレイのコスト、消費電力、サイズが増加します。また、アレイ内の素子数が多いほど、ビームの幅は狭くなります。ビームの幅は必ずしも狭いほど望ましいというわけではありません。ビームの幅が狭いと、ビームの指向制御と移動するユーザーの追跡がより難しくなります。図6は、EIRPの目標値を60dBmとし、DPDによってその値を0dB~3dB改善した場合に必要な素子数と、アレイのDC消費電力の関係についてまとめたものです。

図6. DPDによってEIRPを改善した場合に必要な素子数とDC消費電力の関係

図6. DPDによってEIRPを改善した場合に必要な素子数とDC消費電力の関係

DPDを適用することによってEIRPを3dB改善した場合、必要な素子数を30%近く減らすことができます。また、消費電力は約20%削減されます。先述したサブ6GHz帯を使用するシステムの例と比較すると、DPDを適用してもPAの消費電力は1/4しか削減されません。つまり、ミリ波帯に対応するアレイにおける消費電力の削減効果は、サブ6GHz帯に対応するアレイと比べると大きくありません。しかし、素子数を30%減らせるというメリットには大いに注目すべきです。なぜなら、それによってアレイのハードウェアにかかるコストとサイズを大幅に削減できるからです。将来的には、ミリ波帯に対応するビームフォーマ向けに、より効率の高いPAのアーキテクチャを採用することにより、DPDを適用する場合の電力効率を更に改善できるはずです。

まとめ

ミリ波帯を使用する5G向けのアンテナ・アレイにDPDを適用する場合、サブ6GHz帯を使用する場合とは異なる新たな課題が発生します。それについては、ビームを生成する個々のPAにDPDのループを設けるのではなく、ビームの周囲に配置することにより、実用的かつ効果的な実装を実現できます。つまり、新たな課題の解決に向けては、アレイDPDという手法が有効だということです。当社が行った評価結果からは、出力電力の向上、システムの消費電力の削減、ハードウェアの削減という明らかなメリットが得られるということがわかっています。ただ、ここで1つ注意喚起を行っておきたいと思います。それは、ミリ波帯向けのDPDの適用/評価については、サブ6GHz帯向けのDPDとは異なる視点で行う必要があるということです。ミリ波帯に対応するPAのアーキテクチャが成熟することに伴って、DPDの位置づけは変化するかもしれません。ただ、現時点では、DPDの適用方法とそのメリットについて、新たな視点に基づいて十分な検討を行わなければなりません。

参考資料

1 38.104: Base Station (BS) Radio Transmission and Reception. 3GPP、2017年3月

Peter Delos、Bob Broughton、Jon Kraft「フェーズド・アレイ・アンテナのパターン――【Part 1】リニア・アレイのビーム特性とアレイ・ファクタ」Analog Dialogue、Vol. 54、No. 2、2020年5月

Peter Delos、Bob Broughton、Jon Kraft「フェーズド・アレイ・アンテナのパターン――【Part 2】グレーティング・ローブとビーム・スクイント」Analog Dialogue、Vol. 54、No. 2、 2020年6月

Peter Delos、Bob Broughton、Jon Kraft「フェーズド・アレイ・アンテナのパターン――【Part 3】サイドローブとテーパリング」Analog Dialogue、Vol. 54、No. 3、2020年7月

Hossein Yektaii

Hossein Yektaii

Hossein Yektaii は、アナログ・デバイセズのワイヤレス・システム・アーキテクトです。2016年11月に入社しました。それ以前は、Nortel Networks、Alcatel-Lucent、Nokiaに勤務。RF設計や無線システム設計などに関する様々な役職を経験してきました。現在は、ワイヤレス・システムに関する包括的な知識を活かし、ワイヤレス市場におけるお客様のニーズを理解して、より複雑化するソリューションのアーキテクチャや仕様の具体化に取り組んでいます。シャリーフ工科大学で電気工学を専攻。テヘラン大学で電気通信に関する修士号を取得しています。

Patrick Pratt

Patrick Pratt

Patrick Pratt は、アナログ・デバイセズのシニア・リサーチ・サイエンティストです。ケーブル・システム向け DPD のアルゴリズム開発を統括しています。30 年以上にわたり、民間組織と学術機関の両方でアルゴリズムの研究/開発に携わってきました。コーク工科大学で電子工学の博士号を取得しています。

Frank Kearney

Frank Kearney

Frank Kearney は、アイルランド リムリックにあるアナログ・デバイセズの通信システム・エンジニアリング・チームでアルゴリズム開発マネージャを務めています。1988年に大学を卒業し以来、アナログ・デバイセズに勤務しています。最近まで、中国のアジア太平洋地域担当システム・エンジニアリング・チームでシニア・アプリケーション・マネージャを務めていました。現在は、ユニバーシティ・カレッジ・ダブリンで博士号の取得にも取り組んでいます。