TNJ-091:いい加減な設計だと性能を出し切れない逐次比較 ADCのAINとREF入力(後編)

REF(リファレンス)入力の駆動インピーダンス上昇の状態も実際に実験してみる

はじめ

にここまでの技術ノートで、SAR ADC (Successive Approximation Register Analog Digital Converter)の AIN(アナログ信号入力)からはサンプリング・コンデンサが見えることにより、サンプル期間の間に目的の精度である、LSB/2(LSB は Least Significant Bit、ADC 分解能の意 )の誤差までそのコンデンサを充電する必要があるとお話ししました。その理解のもと、実際に AIN 駆動抵抗の大きさを大きくしていくと、ノイズ・フロアが上昇したり、スペクトラムにサイドバンドが出たりで、SNR(Signal to Noise Ratio)が大きく低下することを確認できました。

今回の技術ノートでは REF(リファレンス)入力の駆動抵抗(インピーダンス/デカップリング)について考え、実際にその機能・影響のようすを実験してみます。

 

充電するということ

コンデンサも充電しないといけませんし、人間も充電しないといけません。学習という活動では「インプット・アウトプット」という用語が用いられますが、ここは「チャージ・ディスチャージ」は使わないですね(笑)。

「人間の充電」といえば、リフレッシュすることでしょうか。しかしこの記事を書いているのは、長く続くコロナ禍の真っただ中。なかなか充電・リフレッシュをすることもままなりません。

 

当たり前に 1 泊 2 日の旅行できることが今となっては何と幸福だったのだろうか

今回の WEB ラボで「リフレッシュ・ネタの写真」と思い、ライブラリの中を探してみると、「2017 年 2 月 道東一泊二日の旅」という超強行軍(笑)の写真フォルダを見つけました。

図 1. 釧路駅で購入した「たらば寿し」驚異的なネタ… こんな生活のできる日常に戻りたい…
図 1. 釧路駅で購入した「たらば寿し」驚異的なネタ… こんな生活のできる日常に戻りたい…

早朝の飛行機で釧路空港イン、釧路駅から釧路本線で標茶駅、バスに乗り換え硫黄山見て、知床ウトロ泊(1 泊のみ!)。翌朝は流氷ツアーしてバスで網走に。砕氷船のって、網走刑務所見学して、夕方に女満別空港アウト。ツアー代金も破格かつ「ホントかよ」という感じの超強行軍旅行(汗)でしたが、このコロナ禍のなか、このような旅行を安心してできるのは一体いつになるのかと思うこの頃でございます…。

図 1 の写真は釧路駅から標茶駅までの「冬の湿原号」というディーゼル車。乗車前に購入した駅弁「たらば寿し [1]」です。今、執筆しながら写真を眺めても、「さすが北海道の駅弁だ…」とあらためて感嘆するほど、凄いネタ(おかず)です…。今の環境下からすれば、夢のようなときだったと思います。当時のように早くリフレッシュできるようになれるといいな(祈)。

 

今回は REF(リファレンス)入力の信号源抵抗について考えてみる

さて、ということで今回の技術ノートでは REF(リファレンス)入力の駆動抵抗(インピーダンス/デカップリング)について考えていき、実験してみましょう。

AIN(アナログ信号入力)とは異なり、REF 入力は「電圧固定」です。そのため信号源(駆動)インピーダンスを十分低くできることから(といっても以降で説明するように「十分低くしないといけない」のです)、REF 入力にはデカップリング・コンデンサが接続されています。

 

AD7960 の SAR AD 変換動作から REF 端子に流れる電流量を計算してみる

多くの SAR ADCは、図 2のような Charge Redistribution DAC(電荷再分配 DAC)を用いた AD 変換構成になっています [2]。

以降ではここに実際に数字を入れて動作を解説してみます。それから REF 端子に、どれだけ瞬時電流が流れるかを検討のゴールとしてみます。

 

サンプル期間の動作

電荷再分配 DAC は、同図のように 2 つのコンパレータ入力に接続された 1/2 ずつ重み付けされた 18 個のコンデンサで作られる、同一構造の 2 つのアレイで構成されています。ここでは図中の一番右のコンデンサの容量を C [F]とします。ここでの記号「C」はコンデンサの容量を示すもので、電荷の単位「クーロン」のC ではありませんので、注意してください。

サンプル期間では、各スイッチはすべてアナログ入力(IN+ / IN-)と接続されます。コンパレータ入力に接続されたアレイ・コンデンサのもう一方の端子は、SW+と SW-を介してグラウンドと接続されます。この状態において IN+側を考えると、IN+から見える全容量(コンデンサ・アレイの並列全容量)は262,144C [F]になります。これがデータシートの Figure 30、前々回 TNJ-089 の図 2、また前回の TNJ-090の図 3 の 26pF に相当します。つまり 1C [F] = 26pF/262144 = 0.0992fF(フェムト・ファラッド)です…。非常に小さい大きさですね!

この接続状態でコンデンサ・アレイはサンプリング・コンデンサとして使用され、IN+および IN-入力のアナログ信号をサンプリングします。

再度、図 2 をご覧ください。これはサンプル終了直前の各部の電圧です。REF = +5V とします。

図 2 では、差動電圧入力を 7V としています。そうすると、IN+= +3.5V, IN- = -3.5V になります。実際はコモンモード電圧(REF = +5V で+2.5V)もここに加わりますが、話しがややこしくなるだけで理解を阻害してしまいますので、そこは無視して考察していきましょう。

図 2. AD7960 の入力と SAR AD 変換ブロック
図 2. AD7960 の入力と SAR AD 変換ブロック
図 3. サンプル期間が完了し変換動作開始時の接続状態
図 3. サンプル期間が完了し変換動作開始時の接続状態
図 4. 逐次変換の最初の 1 ステップのサンプル・コンデンサ の電圧関係
図 4. 逐次変換の最初の 1 ステップのサンプル・コンデンサの電圧関係

 

変換開始時の動作

サンプル期間が完了し、CNV+入力がハイになると、変換動作を開始します。

変換動作が始まると、図 2 の SW+と SW-が開放になります。コンデンサ・アレイは入力(IN+ / IN-)から切り離され、すべてグラウンドに接続されます。この状態を電圧関係とともに図 3に示します。この状態では、サンプル期間終了時での入力端子(IN+と IN-)間の差動電圧(IN+側 = +3.5V、IN-側 = -3.5V)が、すべてのコンデンサの端子電圧になります。

この結果、コンパレータ入力に現れる電圧は、上側が-3.5V、下側+3.5V になります。

 

逐次変換の最初の 1 ステップ

逐次比較(SAR)変換の最初のステップでは、図 2 の一番左のコンデンサ「のみ」接続が GND から REF 端子に切り替わります。この状態での電圧関係を図 4 に示します。この図は図 2、図3 の上半分のコンデンサ・アレイを表記しています。

図中左側のコンデンサは図 2 の一番左の 131,072C [F]、図中右側のふたつのコンデンサは図 2 の一番左「以外」の複数コンデンサの並列容量 131,072C [F]になります。

この一番左のコンデンサとそれ以外のコンデンサ群は、もともとそれぞれ IN+が加わっていたものですが、このように接続されると逆極性どうしの端子間電圧(3.5V。図 4 の赤矢印と文字)になります。そのため REF 端子とグラウンド端子間の電圧は差し引きゼロになります。電圧は「差し引きゼロ」ですから、REF 端子やグラウンドには電流が(このもともと加わっていた電圧における電荷のみについては)充放電しません。

なお SAR 動作としては、入力(IN+ / IN-)の電圧が逐次 1/2 づつとなりコンパレータに加わりますから、逐次変換の動作は成立することになります。

ここに VREF 電圧が加わっています。ここで重ね合わせの理で「VREF 電圧のみ」がこのコンデンサに加わると考えると(青矢印と青文字)、充電が完了した条件で図 4 の「VREF 電圧のみ」からコンパレータ入力に現れる電圧は VREF/2 = 2.5V になります。

この REF 端子からの電圧(青矢印と青文字)を、同図中の左右のコンデンサ群に充電していく必要があります。以降も重ね合わせの理として、この VREF 電圧のみについて考えていきます。もともと IN+から加わっていた電圧からは充放電が生じないため、IN+の電圧は無視できます。また繰り返しますが、SAR 動作としては先のとおり成立しますが、その動作も無視して考えています。

AD7960 で 18 ビットを逐次比較する時間は 115ns です。これはデータシートの Table 3 [2]に「Acquisition Time(サンプル期間)」として記載(TNJ-089 でも図 6 として転載)がある tCYC - 115nsからの数字です。これから 1 ビットごとの比較(変換)時間は115/18 = 6.38ns になります。

この 6.38ns の比較(変換)時間は非常に短いことから、 REF 端子の電圧の充放電もクリチカルであることに気がつくと思います。

 

コンデンサに充放電される瞬時電流は相当大きい!

コンデンサの充放電電流の計算は、TNJ-089 でも示した「VLSB/2に収束する時間」の式で計算してもよいでしょうが、ここではコンデンサの電荷の式

数式1

を使って「ざっくり」計算してみましょう。ここで𝑄はコンデンサに充電される電荷量、𝑖は電流量、𝑇は時間、𝐶はコンデンサの容量、𝑉は端子電圧です。C = 0.0992fF を利用して図 5 左側のコンデンサの容量 131,072C を計算すると(26pF の半分なのですが)、13pF になります。V = 2.5V とすれば、Q = 32.5pC(この「C」は電荷量の単位)になります。この電荷を 6.38ns で移動させようとすれば、平均電流 I = 5.09mA になります。

これは単純に計算した平均電流ですから、実際の瞬時電流はこの 10 倍以上だと考えられます。この計算と検討から「REF 入力端子では 50mA を超える瞬時電流が入出力する」という予想をたてることができます。18 ビット分解能のシステムの周辺で50mA の瞬時電流が流れる…と考えると、ちょっとびっくりする電流量ではないかと思います。

図 5. 逐次変換の最初の 1 ステップの REF 電圧による電圧関係と 流れる「平均電流」(pC は電荷量)
図 5. 逐次変換の最初の 1 ステップの REF 電圧による電圧関係と流れる「平均電流」(pC は電荷量)
図 6. 逐次変換の次の 1 ステップ(2 ステップ目)の サンプル・コンデンサの電圧関係
図 6. 逐次変換の次の 1 ステップ(2 ステップ目)のサンプル・コンデンサの電圧関係
図 7. 逐次変換の次の 1 ステップ(2 ステップ目)の REF 電圧による電圧関係と流れる「平均電流」(pC は電荷量)
図 7. 逐次変換の次の 1 ステップ(2 ステップ目)の REF 電圧による電圧関係と流れる「平均電流」(pC は電荷量)

 

逐次変換の次の 1 ステップ(2 ステップ目)も一例を考えてみる

次の 1 ステップ(2 ステップ目。18 ビットのうちの 17 ビット目)も、ひとつの例を考えてみましょう。IN+側 = +3.5V を考えていますので(+3.5V > VREF/2)、17 ビット目を逐次変換する時点では 図 2 の一番左の 131,072C は REF に接続された状態のままです。この変換ステップでは、その右のコンデンサ 65,536C もREF に接続されます。

この状態での電圧関係を図 6 に示します。図中左側のコンデンサ(図 2 の一番左)の 131,072C と次の 65,536C の合成容量は196,608C = 19.5pF、これら以外のコンデンサ群の並列容量は65,536C(= 6.5pF)になります。

まず左右ふたつのコンデンサ群について、AIN(アナログ入力)端子電圧 IN+だけを考えます。REF に関連する電圧はここでは考えずにおきます。このときも 1 ステップ目と同様で、ふたつのコンデンサ群は逆極性の端子電圧になり、REF 端子とグラウンド端子間の電圧は差し引きゼロになります。

つまりここでも、電圧 IN+による電荷のみについては、REF 端子やグラウンドに電流は充放電されないということです。

図 8. EVAL-AD7960FMCZ の AD7960 の REF 電圧を 生成する回路とデカップリング・コンデンサ
図 8. EVAL-AD7960FMCZ の AD7960 の REF 電圧を生成する回路とデカップリング・コンデンサ

 

逐次変換の 2 ステップ目の REF 端子からの電流

つづいて REF 端子電圧の影響について考えてみます。重ね合わせの理を応用していますので、REF 端子電圧単独で考えます。これを図 7 に示します。容量比 3:1 の左右ふたつのコンデンサ群に「VREF 電圧のみ」が加わっていると考えると、「REF 端子電圧のみ」からコンパレータ入力に印加される電圧は 3×VREF/4 = 3.75V になります。

このとき左右ふたつのコンデンサ群に充電される電荷量は同じになります。計算してみると左側のコンデンサ群の合計においては容量が 19.5pF、端子電圧が 1.25Vですから、Q = 24.375pCになります。もともとが Q = 32.5pC でしたから、この差分の電荷量 8.125pC を 6.38ns で移動させようとすれば、平均電流 I = 1.27mA になります。

1 ステップ目よりはすくない電流量ですが、それでも大きいです。

なおこの条件では、図 2 の一番左の 131,072C は REF に接続された状態のままなので、この電流量となりますが、AIN(アナログ入力)端子電圧が VREF/2より低い場合は、1回目の変換結果において、この一番左の 131,072C は GND に接続が切り替わります。このときに流れる電流量のほうが大きいともいえるでしょう。

図 9. オリジナル状態での FFT 結果(ADC 駆動抵抗 33Ω。信号は 250kHz、-20dBFS。65536 ポイント FFT。 前々回 TNJ-089 の図 14、前回 TNJ-090 の図 3 再掲)
図 9. オリジナル状態での FFT 結果(ADC 駆動抵抗 33Ω。信号は 250kHz、-20dBFS。65536 ポイント FFT。 前々回 TNJ-089 の図 14、前回 TNJ-090 の図 3 再掲)

 

EVAL-AD7960FMCZ の REF 入力駆動インピーダンスを大きくしてみる

ということで、REF 入力にはかなり大きな電流が出入りすることが分かりました。ここを的確に処理しないと、大きな精度劣化が生じそうだと感じるのではないでしょうか。

図 8 は EVAL-AD7960FMCZ の AD7960 に向かう REF 電圧を生成する回路とデカップリング・コンデンサです。IC の REF 入力端に 10μF(低い周波数で十分低いリアクタンスになるような大容量)と 0.1μF(高い周波数で十分低いリアクタンスになるような小容量)が並列に接続されています。また U1 と表示のあるAD7960も REF入力端子が 4 端子(ピン)も用意されており、IC外部と IC 内の半導体チップ自体との間のインピーダンスを十分低くするよう留意し設計されていることも分かります。

逐次比較 1 ステップの時間は 6.38ns でしたが、これを逆数にしてそれに相当する周波数を考えてみると 156.7MHz です。156.7MHz において 0.1μF は 0.01Ω、10μF は 0.0001Ωです。REF 端子が十分にデカップリングされていることが分かります。

 

まずはオリジナル状態で観測する

今回もまず基準を示すために、オリジナル状態の FFT 結果を図9 に示します。これは前々回に図 14 として、また前回に図 4 として掲載したものの再掲です。入力信号周波数は 250kHz、信号レベルは-20dBFS(FS = Full Scale)です。ADC のフルスケールが 10Vp-p なので、信号レベルは 1Vp-p となります。

 

REF 入力デカップリング・コンデンサを取り外して実験するまえに考えてみると

それでは AD7960 の REF 入力端子のデカップリング・コンデンサ 10μF と 0.1μF を取り去って、REF 端子駆動用バッファ・アンプ AD8031(図 8 の U4)からの直接ドライブとしてみましょう。

とはいえその前に、単純に考えれば「OP アンプの出力インピーダンスが低いから問題ないだろう」と思うところです。しかし実際には、OP アンプは出力インピーダンスをもち、それが周波数上昇によってさらに上昇してきます。

図 10 はここで用いられている REF 端子駆動用バッファ・アンプ、AD8031 のデータシート[3]の Figure 33 から抜粋した AD8031のクローズド・ループ状態での出力インピーダンスです。回路はボルテージ・フォロワで、REF 端子駆動回路と同じ構成です。

RBT = 50Ωのプロットはボルテージ・フォロワ出力に 50Ωが接続された状態になっていますから、あまり意味がありません。ここでは RBT = 0Ωのプロットに着目します。ここで分かることは 100kHz において、この回路の出力インピーダンスは 50mΩ程度もあり(矢示しました)、それが周波数上昇によってさらに上昇していることが分かります。

さきに説明した「18 ビット分解能のシステムの周辺(REF 端子)で 50mA が流れる…と考えてみると」というところから、たとえば 50mA×50mΩ = 2.5mV となり、REF 端子の入出力電流により 2.5mV もの変動が生じることが分かります。これは当然ながら、1LSB とは比べものにならない変動です。

 

REF 入力デカップリング・コンデンサを取り外して測定してみる

さて、それではいよいよ、EVAL-AD7960FMCZ で AD7960 のREF 入力端子のデカップリング・コンデンサ、10μF と 0.1μFを取り去って、250kHz、20dBFS(FS = Full Scale)つまり 1Vp-pの信号を AD 変換してみましょう。

図 10. AD8031 のクローズド・ループ出力インピーダンス
図 10. AD8031 のクローズド・ループ出力インピーダンス
図 11. AD7960 の REF 入力端のデカップリング・コンデンサ 10μF と 0.1μF を取り去って測定してみた波形(全体的にうねっている。つまりバッファ・アンプ AD8031 が発振している)
図 11. AD7960 の REF 入力端のデカップリング・コンデンサ 10μF と 0.1μF を取り去って測定してみた波形(全体的にうねっている。つまりバッファ・アンプ AD8031 が発振している)

ここでは FFT したスペクトラムを示さず、時間軸波形だけ示しておきます(理由は以下)。REF 端子をオシロスコープで観測したものを図 11 に示します。CNV+がハイになる変換動作開始後に、REF 入力端子電圧に電流充放電によるスパイクが見えます。

しかしそれ以外の時間でも、波形が正弦波的に(だいたい30MHz くらいの周波数で)変化しています。これは「発振状態」です。バッファ・アンプ AD8031 が AD7960 の REF 入力を「負荷」として駆動するとき、AD7960 の REF 入力内部にある容量により位相余裕が減り(それこそボルテージ・フォロワであることからループ・ゲインが大きくなっており)、発振に至ったと考えられます。

REF 入力側としても、その入力部分は IC 内部で容量を増加させデカップリングしています。この容量が AD8031 の「容量性負荷」となるわけです。以降で実際にこの大きさも測定してみます。

REF 端子駆動用バッファ・アンプ AD8031 は高速 OP アンプです。そのため 30MHz くらいの周波数で発振が起きる可能性もあるわけです。

「それではなぜノーマル状態で問題がないのか?」ですが、ある程度予想も含んでとなりますが(詳細を検討していないので…)、ノーマル状態では 10μF と 0.1μF が AD8031 の容量性負荷となっており、これが AD8031 のループ・ゲインを低減させ、その結果クロスオーバ周波数が低下し、位相余裕の条件を満足していると考えられます。逆にいうと「REF 入力端子を駆動するバッファ・アンプは、OP アンプの選択に注意が必要」ということも言えます。

それではここで AD8031 を紹介しておくと…、

AD8031 オペアンプ、シングル、2.7V、800 µA、80MHz、レール to レール I/O

https://www.analog.com/jp/ad8031

【概要】

AD8031(シングル)単電源電圧帰還型アンプは、80MHzの小信号帯域幅、30V/µsのスルーレート、125nsのセトリング・タイムを備えた高速性能が特長です。+5V 単電源から 4.0mW 未満の電力を消費するだけでこの性能が得られます。これにより、動的性能を損なうことなく、高速バッテリ駆動システムの動作時間を延長できます。

AD8031 はレール to レール入出力特性を備え、真の単電源で動作し、+2.7V、+5V、±5V 電源用に仕様が規定されています。入力電圧範囲は、各レールから 500mV を超えた値まで拡張できます。出力電圧振幅は各レールの 20mV以内で、これにより最大出力ダイナミック・レンジが得られます。(後略)

 

REF 入力駆動抵抗を 10Ωにしてみる

つづいて REF 入力端子の 10μF と 0.1μF を取り去ったままで、REF 端子駆動用バッファ・アンプ AD8031(図 8 の U4)出力の抵抗 R14 を 0Ωから 10Ωに変更してみます。これで REF 入力駆動抵抗は 10Ωとなりますが、図 10 のように周波数でバッファ・アンプ AD8031 の出力インピーダンスが上昇しますので、単純に「10Ωです」とは言えません。

それでも測定してみましょう。図 9 と同じ条件である周波数250kHz、信号レベル-20dBFS(FS = Full Scale)つまり 1Vp-p の信号を AD 変換し、FFT したスペクトラムを図 12 に示します。

図 12. AD7960 の REF 入力のコンデンサを外して駆動抵抗を 10Ωにしてみた(信号や FFT 条件は図 9 と同じ)
図 12. AD7960 の REF 入力のコンデンサを外して駆動抵抗を 10Ωにしてみた(信号や FFT 条件は図 9 と同じ)

このスペクトラムではノイズ・フロアは-130dBFS程度で、図 9のノーマル状態と同じですが、奇数次高調波の周波数にモヤモヤしたノイズが観測されています。また 250kHz の基本波においても、その周辺のサイドバンドにノイズが乗っている(ノイズが絡まっている)ことが分かります。

つづいて図 13 にオシロスコープで確認した REF(リファレンス)入力の波形を示します。CNV+がハイになってから変換が開始します。1 ビットごとの比較(変換)時間は 115ns/18 = 6.38ns です。オシロスコープの横軸 1 DIV が 25ns ですから、4 回の逐次変換動作が 1 DIV の区間で行われていることになります(25ns / 4 = 6.25ns)。観測結果からも、1 DIV 内で 4 回の変換動作、充放電が行われていることが分かります。

図 13. AD7960 の REF 入力のコンデンサを外して駆動抵抗を10Ωにしたときの REF 入力の波形変動
図 13. AD7960 の REF 入力のコンデンサを外して駆動抵抗を10Ωにしたときの REF 入力の波形変動

 

REF 入力駆動抵抗を 100Ωにしてみる

REF 入力端の 10μF と 0.1μF を取り去ったままで、REF 端子駆動用バッファ・アンプ AD8031 出力の抵抗 R14 を 100Ωに変更してみます。

この条件で FFT したスペクトラムを図 14 に示します。このスペクトラムではノイズ・フロアは-110dBFS 近くまで上昇していることが分かります。またスペクトラムは信号の偶数次・奇数次高調波それぞれが大きく上昇して見えるようになっています。図 12 とも異なっています。

もうここまでくるとノイズ・フロア上昇により SNR(Signal to Noise Ratio)が大きく劣化することとなり、18bit ADC であるAD7960 の性能を引き出すことのできない状態だと理解できます。

図 15 はこの抵抗定数で、オシロスコープで確認した REF(リファレンス)入力の波形です。かなり変動していることが分かります。

図 14. AD7960 の REF 入力のコンデンサを外して駆動抵抗を 100Ωにしてみた(信号や FFT 条件は図 9 と同じ)
図 14. AD7960 の REF 入力のコンデンサを外して駆動抵抗を 100Ωにしてみた(信号や FFT 条件は図 9 と同じ)

 

EVAL-AD7960FMCZ の REF 入力に流れる電流を測定してみる

ここまで逐次比較変換動作において Charge Redistribution DAC(電荷再分配 DAC)が動作することによって、そのコンデンサ・アレイから大きな充放電電流が発生し、コンデンサ・アレイを高速で充放電する必要があることが分かりました。そしてそのコンデンサ・アレイを充放電する端子が REF 入力だと説明しました。

REF 端子の駆動抵抗が上昇すると、つまりコンデンサ・アレイを高速で充放電できないと、FFT スペクトラムの SNR 劣化が顕著に表れることを示してきました。

ここではコンデンサ・アレイの充放電電流のようすを実験により観測してみます。この実験では、これまで外してあった REF入力端のデカップリング・コンデンサ 10μF と 0.1μF をあらためて取り付け、それらコンデンサと REF 入力端子の間に 10Ωを接続してみました。この抵抗の端子間を差動プローブ(P6247)で観測し、その電圧降下から充放電電流を得てみます。観測結果を図 16 に示します。

図 15. AD7960 の REF 入力のコンデンサを外して駆動抵抗を100Ωにしたときの REF 入力の波形変動
図 15. AD7960 の REF 入力のコンデンサを外して駆動抵抗を100Ωにしたときの REF 入力の波形変動
図 16. AD7960 の REF 入力のデカップリング・コンデンサを元に戻して 10Ωを REF 入力との間に接続して、この 10Ωの両端の波形変動を差動プローブで観測した
図 16. AD7960 の REF 入力のデカップリング・コンデンサを元に戻して 10Ωを REF 入力との間に接続して、この 10Ωの両端の波形変動を差動プローブで観測した
図 17. AD7960 の REF 入力に 10kΩを接続して時定数を測定してみた(時定数 880ns になっている)
図 17. AD7960 の REF 入力に 10kΩを接続して時定数を測定してみた(時定数 880ns になっている)

同じ 10Ωの抵抗値の図 13 よりも、「電圧波形」としての変化は小さくなっています。これは図 13 ではデカップリング・コンデンサ 10μF と 0.1μF を外してあったこと、そして REF 端子駆動用バッファ・アンプ AD8031 の出力抵抗が大きく影響を与えていると考えることができます。

この図 16 の差動プローブでの結果では、最大で 400mV 近くの電圧変動が観測できます。抵抗が 10Ωなので REF 入力に入出力する充放電電流は 40mA 近くあることが分かります。それこそ観測できないさらに高い周波数の成分も存在すると考えられ(差動プローブは 1.5GHz帯域、オシロスコープは 1GHz帯域)、さらに充放電電流が大きいだろうことも予想されます。さきに予想した「REF 入力端子には 50mA を超える瞬時電流が入出力する」という件を裏付ける結果となりました。

SAR ADC の取り扱いは、これらのポイント(AIN、REF の駆動)をよく考慮すべき、ということですね。

 

AD7960 の REF 入力の容量を測定してみる

REF 入力端のデカップリング・コンデンサ 10μF と 0.1μF を取り去って、REF 端子駆動用バッファ・アンプ AD8031 から単独ドライブとしたとき、アンプが発振したと説明しました。これは REF 入力端子の入力容量が大きいことから、バッファ・アンプの位相余裕が減り、発振に至ったと考えられるとも示しました。そこでここでは、AD7960 の REF 入力から見える容量を測定してみましょう。

測定方法は入力に 10kΩを直列接続し、3V を中心として±1V で変化する矩形波波形を与えて、その応答波形から時定数を得て、それから入力容量を算出するというやりかたです。

測定結果を図 17 に示します。振幅がちょうど半分になっており、これから等価回路は図 18 のように考えることができます。REF入力に 10kΩの抵抗が並列に接続されていることになります。

測定から時定数を読み取ってみると、880ns になっています。そうすると抵抗成分が(10kΩの並列接続で)5kΩなので、入力容量は 176pF と計算できます。

176pF という大きな容量が IC 内部に形成されていることが分かります。これも Charge Redistribution DAC(電荷再分配 DAC)コンデンサ・アレイの充放電動作でのデカップリングの一部になっているわけですね。

 

サンプリング・コンデンサは入力信号のサンプリングごとの変化を充電できればよいのではない

ここまで、Charge Redistribution DAC を用いた ADC の構成において、各コンデンサ・アレイにサンプル動作で充電された AIN(アナログ信号入力)の電圧量は、SARの逐次変換動作中は充放電しないうごきだと説明しました。

図 18. 図 17 の測定結果から想定される AD7960 の REF 入力の等価回路と入力に接続した 10kΩ
図 18. 図 17 の測定結果から想定される AD7960 の REF 入力の等価回路と入力に接続した 10kΩ

これは前回の TNJ-090で示した、CNV+が変化したときの AINの波形をオシロスコープで観測したプロットでも、そのうごきを予想できるものでしょう。

しかしある種の ADC においては、「逐次変換動作が完了した時点で、サンプル動作でサンプリング・コンデンサに充電された電圧を放電するものもある」とアナログ・デバイセズでの何かの会合で聞いたことがあります。これを考えても、サンプリング・コンデンサを適切に充放電するため、AIN を駆動するドライバ・アンプは十分に低い駆動インピーダンス(マージン)をもった回路構成にしておく必要があることにもなります。

そうでなくても、図 19(TNJ-089 の図 3 再掲)のように、サンプルごとで入力の電圧が大きく変化するマルチプレックス構成だと、電圧変化が大きいので十分注意すべきということです。

 

まとめ

これまでの 3 本の技術ノートは、実は昔から実験してみたかったネタをようやく実現できたという、感慨深いテーマかつ内容であり、興味深い結果を得ることができました。思っていたとおり、AIN や REF 入力の駆動インピーダンスが上昇すると、AD変換性能が大きく劣化することが分かりました。

高精度(高速なものもそうですが)な ADC を用いて、実際に設計検討を開始するときには、具体的な特性評価を始める前にAIN や REF 入力の駆動インピーダンス(駆動抵抗)を大きめにしておき、変換開始・終了と、サンプリング期間の開始時にどのように AIN や REF 入力の電圧が過渡変動を起こすかを、オシロスコープや FFT によるスペクトラムの観測で確認しておくことが良いでしょう。

図 19. ADC 入力がマルチプレックスされており、1 回のサンプルごとにプラス側フルスケール、マイナス側フルスケールで入力電圧が切り替わるアプリケーション(TNJ-089 の図 3 再掲)
図 19. ADC 入力がマルチプレックスされており、1 回のサンプルごとにプラス側フルスケール、マイナス側フルスケールで入力電圧が切り替わるアプリケーション(TNJ-089 の図 3 再掲)

参考資料

[1] たらば寿し:株式会社釧祥館

[2] AD7960 Datasheet, Analog Devices

[3] AD8031 Datasheet, Analog Devices

石井 聡の写真

石井 聡

1963年千葉県生まれ。1985年第1級無線技術士合格。1986年東京農工大学電気工学科卒業、同年電子機器メーカ入社、長く電子回路設計業務に従事。1994年技術士(電気・電子部門)合格。2002年横浜国立大学大学院博士課程後期(電子情報工学専攻・社会人特別選抜)修了。博士(工学)。2009年アナログ・デバイセズ株式会社入社、現在に至る。2018年中小企業診断士登録。
デジタル回路(FPGAやASIC)からアナログ、高周波回路まで多岐の電子回路の設計開発を経験。また、外部団体主催セミナーの講師を多数務める。