高周波数で低歪みの大信号を処理するスルー・レート2500V/µsのオペアンプ

高周波数で低歪みの大信号を処理するスルー・レート2500V/µsのオペアンプ

著者の連絡先情報

kris-lokere

Kris Lokere

Glen Brisebois

Glen Brisebois

はじめに

LT1818LT1819は、それぞれ低歪みのシングル・オペアンプとデュアル・オペアンプで、ゲイン帯域幅積は400MHz、スルー・レートは2500V/µsです。±2V~±6Vの電源電圧で動作し、通常の消費電流はアンプ1個あたりわずか9mAです。

また、5MHz、2VP–Pの信号に対して、–85dBcという低歪みで100Ωの負荷を駆動できます。5V単電源のアプリケーションでは、出力スイングは、500Ωの負荷(2.5Vに接続)の場合どちらの電源レールからも0.8Vの値、100Ωの負荷の場合は電源レールから1.0Vの値になります。出力電流駆動能力は70mA(代表値)です。LT1818/LT1819は、低歪み、良好な出力駆動能力、6nV/√Hzの入力電圧ノイズといった特長を兼ね備えているため、様々なアプリケーションに最適です。

LT1818とLT1819は省スペース・パッケージで入手できます。シングル・オペアンプLT1818ではSOT23-5、デュア ル・オ ペ アン プLT1819で は8ピ ンMSOPです。両アンプとも、使い勝手の良い8ピンSOICでも入手可能です。どちらも、±5V電源と5V単電源で完全に仕様化されており、商用および工業用温度グレードで入手できます。

表1に、LT1818とLT1819の性能仕様の概要を示します。

表1. LT1818/LT1819の性能仕様の概要特に断りのない限り、仕様はすべて、±5V電源、25°Cにおける標準仕様)
パラメータ
ゲイン帯域幅積 400MHz
スルー・レート 2500V/μs
電源電流(アンプ 1 個あたり) 9mA
高調波歪み(5MHz、2VP–P、RL = 100Ω) –85dBc
入力ノイズ電圧 6nV/√Hz
入力ノイズ電流 1.2pA/√Hz
入力オフセット電圧(MAX) 1.5mV
入力バイアス電流(MAX) ±8μA
入力コモンモード電圧範囲 ±4.2V
出力電圧スイング(RL = 500Ω) ±4.1V
セトリング時間(5V、± 0.1%) 9ns

高速スルー・レートにより大信号でも広帯域幅を維持

LT1818/LT1819は、ゲインが+1の場合2500V/µs、ゲインが–1の場合1800V/µsという超高速スルー・レートを示します。高いスルー・レートの重要性は、アンプの大信号動的応答を、帯域幅はほぼ同じながらスルー・レートが異なるアンプのそれと比較することで示されます。LT1818を、帯域幅は625MHzと広いながらスルー・レートはわずか400V/µsという競合他社のアンプと比較しました。図1に、反転ゲイン(AV = –1)で構成されたデバイスのテスト回路を示します。図2aと図2bに、20MHz、±4Vの入力パルスに対するステップ応答を示します。LT1818の3.5nsの立上がり/立下がり時間(スルー・レート1800V/µsと一致)は、20MHzのステップを非常によく維持しています。これに対して、スルー・レートの低いアンプでは、波形を伝送できる程度の速度しか出ないため、波形が三角波になります。スルー・レートの差は、サイン波の歪みにも重要な影響を与えます。図3aと図3bに、50MHz、4VP–Pのサイン波に対する両アンプの応答を示します。LT1818は、歪みの少ない波形を送信していますが、競合他社のアンプでは、スルー・レートが低いため、サイン波が三角波に変化しています。このことからわかるように、実世界の信号を正確に処理する上で、多くの場合、帯域幅よりスルー・レートの方が支配的なパラメータになっています。

図1. ゲインを–1に設定した場合のLT1818(または競合他社のアンプ)のテスト回路。

図1. ゲインを–1に設定した場合のLT1818(または競合他社のアンプ)のテスト回路。

図2a. 20MHz、±4Vの入力パルスに対するLT1818の応答では、スルー・レートが十分速いため、パルス形状は保持されています。

図2a. 20MHz、±4Vの入力パルスに対するLT1818の応答では、スルー・レートが十分速いため、パルス形状は保持されています。

図2b. 同じ入力パルスに対する競合他社の625MHzオペアンプの応答では、スルー・レートが不十分なため、パルス形状の完全性が維持されていません。

図2b. 同じ入力パルスに対する競合他社の625MHzオペアンプの応答では、スルー・レートが不十分なため、パルス形状の完全性が維持されていません。

図3a. 50MHz、4VP–Pのサイン波に対するLT1818の応答では、良好な忠実度が維持されています。

図3a. 50MHz、4VP–Pのサイン波に対するLT1818の応答では、良好な忠実度が維持されています。

図3b. 同じ正弦波に対する競合他社の625MHzオペアンプの応答は歪んでいます。

図3b. 同じ正弦波に対する競合他社の625MHzオペアンプの応答は歪んでいます。

図4に示すアプリケーションは、デュアル・オペアンプLT1819の高周波数応答が優れていることと、2つのオペアンプを組み合わせて帯域幅を更に拡大する方法を示すものです。この回路では、デュアル・オペアンプLT1819が、2段にカスケード接続されたゲイン段として構成されており、合計ゲインは10(= 20dB)です。第2段の帰還コンデンサには、帰還抵抗と入力容量が形成する1つの極を打ち消し、ピーキングとリンギングを低減する役目があります。周波数領域応答(図5)は、–3dB周波数が80MHzであることを示しており、ゲイン帯域幅積は800MHzとなり、2つの400MHzアンプを直列接続したものと一致します。図6は、小さなステップに対する過渡応答を示しています。3.5nsの立上がり/立下がり時間は、–3dBになる帯域幅80MHzと一致します。図7は、ステップ応答で、6VP–Pまで遷移するときの遅れがごくわずかしかないことを示しており、これは高スルー・レートの利点です。

図4. ゲインが10(= 20dB)になるようにカスケード接続されたデュアル・オペアンプ。

図4. ゲインが10(= 20dB)になるようにカスケード接続されたデュアル・オペアンプ。

図5. 20dBのゲイン・ブロックの周波数領域応答。

図5. 20dBのゲイン・ブロックの周波数領域応答。

図6. 20dBのゲイン・ブロックの小信号過渡応答。

図6. 20dBのゲイン・ブロックの小信号過渡応答。

図7. 20dBのゲイン・ブロックの大信号過渡応答。

図7. 20dBのゲイン・ブロックの大信号過渡応答。

低歪みADCドライバ

図8に、14ビット、50MspsのADC(A/Dコンバータ)であるLTC1744のバッファとしてLT1818を使用した例を示します。このアンプは、ADCによるサンプリング負荷の影響から短時間で回復するために、低ノイズ、低歪み、高速セトリングという諸特性を提供する必要があります。LTC1744のS/N比は2VP–P時に73.5dBで、これは入力換算ノイズが149µVRMSであることを意味しています。LT1818の6nV/√Hzという入力電圧ノイズは、(51.1Ω、18pF、およびADCのCINで形成される)94MHzの帯域幅にわたり統合されても、わずか91µVRMSの入力ノイズにしかなりません。LT1818の入力換算電流ノイズの影響は、LT1818を駆動する回路のソース抵抗に左右されます。ソース抵抗が1kの場合、1.2pA/√Hzの入力電流ノイズは、同じ帯域幅に対し18µVRMSになります。両方のノイズ源を合わせても、14ビットADCのノイズ性能の低下は起きません。図9に、コンバータ出力の4096ビンFFTを示します。これは、ADCの標準仕様である73.5dBよりもわずかに良好な、76dBのフルスケールS/N比を意味しています。FFTでより容易に確認できるのは、78dBのSFDR(スプリアス・フリー・ダイナミック・レンジ)です。

図8. シングル・エンドADCドライバ。

図8. シングル・エンドADCドライバ。

図9. シングル・エンドADCドライバのFFT。

図9. シングル・エンドADCドライバのFFT。

図10に示すように、オペアンプLT1819を2つ使用して、シングル・エンド入力信号を差動信号に変換し、LTC1744の両入力を駆動することで、回路の性能が更に向上します。ADCを差動駆動する利点は、各入力における信号スイングを低減できることです。これにより、ADCとアンプの両方の歪みが低減します。代表的な性能は、図11のFFTに示されており、これも、8192個のサンプルから得られた4096個のビンで構成されています。

図10. シングル・エンド/差動ADCドライバ。

図10. シングル・エンド/差動ADCドライバ。

図11. シングル・エンド/差動ADCドライバのFFT。

図11. シングル・エンド/差動ADCドライバのFFT。

スルー・レート測定のための高速エッジ生成

2500V/µsのスルー・レートは、±2V間の遷移が1.6nsで起きることを意味しています。これほど高速なスルー・レートを正確に測定するには、被験デバイスよりも高速な入力ステップを生成する必要があります。市販の多くのファンクション・ジェネレータは、この点で不十分であり、その場合はカスタムメイドの回路が必要になることがあります。例えば、汎用の100MHzパルス・ジェネレータHP8110Aは、最小立上がり/立下がり時間が1.8nsであるため、このテストに十分な速度の刺激を与えることができません。旧型のパルス・ジェネレータHP8082Aは、1nsで遷移しますが、その出力振幅は50Ωに対する5Vしかありません。このため、±5Vの電源電圧でアンプを駆動できる柔軟性が限定されます。

図12の単純な回路には、NC7SZU04のような高速インバータが使用されています。インバータはゲインが高いため、それを駆動するために使用されるパルス・ジェネレータの入力エッジが鋭くなります。出力はACカップリングされて、単電源インバータ出力をレベルシフトし、分離電源でバイアスされたオペアンプを駆動します。このインバータは、0.8nsという高速な立上がり/立下がり時間を提供できますが、最大電源電圧(および、最大スイング)は5.5Vであり、これは、LT1818/LT1819の フ ル・レ ン ジ・スルー・レート試験に必要な±3Vまたは±4Vにはわずかに足りていません。更に、インバータの16mAの出力電流駆動は、50Ωでは終端できないため、この回路の普遍的な適用性が制限されます。

図12. 鋭いパルスを高速で発生させる単純なインバータであるが、信号スイングと出力駆動が小さすぎる。

図12. 鋭いパルスを高速で発生させる単純なインバータであるが、信号スイングと出力駆動が小さすぎる。

図13に、複雑にはなりますが、非常に柔軟で高速なソリューションを示します。ダイオード・ブリッジD1–D4は、±15Vの電源電圧で動作する電流帰還型アンプLT1210をスイッチングします。この方法では、入力エッジは±1V以上スイングする必要がなく、LT1210の反転ノードに入る電流は非常に速く切り替わります。アンプの出力で既に高速の波形は、D5–D6ステップ・リカバリー・ダイオード(SRD)にACカップリングされます。

図13. 改良型パルス・シャープナー回路。

図13. 改良型パルス・シャープナー回路。

SRDは2端子p–i–n接合であり、その直流特性は通常のp–n接合ダイオードと類似していますが、スイッチング特性は全く異なります。SRDの最も顕著な特徴は、その接合インピーダンスが内部電荷蓄積量に急激に依存することです。順方向バイアスされたSRDが突然、逆電流バイアスされると、最初に非常に低いインピーダンスとして現れてから、蓄積された電荷が空になります。その後、インピーダンスは突然、逆方向の通常の高い値まで上昇するため、逆方向電流の流れが停止します。このインピーダンス遷移は一般に、数百ピコ秒しかかかりません。図13の回路は、このSRD特性をパルス・シャープナーとして利用するもので、出力に1ナノ秒以下のエッジを生成します。出力波形の電圧レベルの設定は、±V2の調整で行います。図14に、この回路で生成した5V、0.8nsの出力波形を示します。

図14. パルス・シャープナー回路の出力。

図14. パルス・シャープナー回路の出力。

最後に、これらの測定において重要な考慮事項は、使用されるオシロスコープの帯域幅です。図14の写真撮影には、Tektronix社の6GHzデジタイジング・オシロスコープTDS820を使用しました。低速オシロスコープが高速エッジの測定に及ぼす影響の詳細については、Linear Technologyのアプリケーション・ノート47を参照してください。

LT1818の回路設計

図15に、LT1818/LT1819の簡略化した回路図を示します。どちらの入力も高インピーダンスであり、アンプは電圧帰還型に分類されます。相補的なNPNとPNPのエミッタ・フォロワQ1–Q8は、内部抵抗R1に差動入力信号を出力します。入力コモンモード電圧範囲は通常、どちらの電源からも0.8Vの値まで広がりますが、Q10/Q14のVBEとQ5/Q6のVSATにより制限されます。

図15. アンプLT1818/LT1819の簡略化した回路図。

図15. アンプLT1818/LT1819の簡略化した回路図。

NPNとPNPのカレント・ミラーQ10–Q11とQ14–Q15は、R1を介して生成された電流を高インピーダンス・ノードに複製します。カスコード・デバイスQ9とQ13により、ミラーの出力インピーダンスが上昇し、オープン・ループ・ゲインが向上します。

抵抗R1、Q5–Q8のトランスコンダクタンス、補償コンデンサC1により、アンプのゲイン帯域幅積400MHzが設定されます。高インピーダンス・ノードと出力の間のRC、CCネットワークは、出力が容量性負荷を駆動するときに補助的な補償を提供します。これにより、LT1818/LT1819のユニティ・ゲインの安定性が最大20pFのCLOADで維持されます。アンプは、より高いノイズ・ゲインで構成される場合、または、負荷と直列に10~50Ωの絶縁抵抗を用いる場合に、より大きな容量性負荷を駆動することができます。カレント・ミラー上のR2、C2ネットワークは、ユニティ・ゲイン周波数より低い周波数で極とゼロを提供します。これにより、オープン・ループ・ゲインが0dBと交差する周波数が低下するため、より低い周波数で高いオープン・ループ・ゲインを維持しながら、アンプの位相マージンが向上します。

R1に生じた電流の値をコンデンサC1の容量で割ると、スルー・レートが求められます。この電流、およびスルー・レートは、入力ステップの大きさに比例することに留意してください。入力ステップは、出力ステップをクローズド・ループ・ゲインで割った値に等しくなります。したがって、最も高いスルー・レートは、ゲインが最も低い構成で得られます。データシートに記載されている2500V/µsのスルー・レートは、非反転ユニティ・ゲイン構成で測定されたものです。製品テストによる1800V/µsのスルー・レートは、(反転)ゲインが–1で測定されたものです。これは、非反転ゲインが2の状態と同等です。

入力抵抗に生じた内部電流は、自己消費電流(最大80mA)よりはるかに高くなる場合があります。通常のトランジェント・クローズド・ループ動作では、数ナノ秒後にフィードバックにより差動入力信号がゼロに戻るため、これが問題になることはありません。しかし、差動入力電圧が持続する(オープン・ループである)場合、電力消費が過剰になる可能性があるため、このアンプはコンパレータとしては使用できません。

出力段は、電流ゲインの提供により、高インピーダンス・ノードを負荷からバッファリングします。エミッタ・フォロワQ17–Q20は、BetaNPN × BetaPNPに等しい電流ゲインを生じますが、実効電流ゲ イ ン は、Q24–Q26とQ21–Q23により与えられる動的ベース電流補償により大幅に向上します。Q24は、Q19を流れる出力電流の一部を測定し、ミラーQ25–Q26は、適切な電流をQ19のベースに戻します。この信号依存のブーストにより、所定の出力電流に必要な差動入力信号の量が減少して、アンプの線形性が向上します。さらなる利点は、出力デバイスを小さくできることで、より少ない静止電流で所定のアンプ速度が得られます。

まとめ

オペアンプLT1818およびLT1819は、超高速スルー・レートと高帯域幅により、高周波数の大信号を低歪みで処理することができます。両アンプは、その低ノイズ性能と適度な電源電流を組み合わせることで、高速通信やデータ・アクイジション・システムにおけるレシーバー、フィルタ、あるいはケーブルおよびADCのドライバでの使用に適しています。