CN0304

AD9834は、75MHzの全機能を内蔵した低消費電力（20mW）DDSです。このデバイスは、最大37.5MHzの出力周波数で最大4mAの真および相補電流を出力するように設計されています。

AD8014は、−3dB帯域幅が400MHz、スルーレート4000V/µs、セトリング・タイムが24nsの高速電流帰還アンプです。これは低歪みであるうえ、電圧ノイズと電流ノイズが非常に小さいデバイスです。AD8014は低消費電力（+4.5V時に5.2mW）、低価格で30mAの電流駆動能力があるので、AD9834の出力のバッファとして最適です。回路はAD9834が+3.3Vで、AD8014が+4.5Vで動作します。DDSはSPIインターフェースを使って動作します。この回路はDDSブロック、バッファ・ブロック、ローパス・フィルタ・ブロックの3つのブロックで構成され、回路の総消費電力は約25mWです。

DDSの電圧出力

フルスケール調整（FSADJUST）電圧と外付け抵抗R_SETにより、フルスケールDAC電流の大きさが決まります。FSADJUST電圧の公称値は1.15V、R_SET抵抗の代表値は6.8kΩです。

AD9834のフルスケール電流は次のとおりです。

この回路は、200 Ωの規定負荷と最大フルスケール電流を使用し、DACのコンプライアンス電圧範囲を超えない電圧出力を実現します。

ボードには2つの電流出力IOUTとIOUTBがあります。IOUTはフィルタを通していない出力で、IOUTBはフィルタを通した出力です。

バッファ・アンプ

DDSの出力では電流とコンプライアンス電圧範囲が制限されているので、ローパス・フィルタがより大きな駆動能力を得るためにバッファが必要になります。さらに、バッファはDDSブロックとフィルタ・ブロックを分離し、負荷が付いたDDSの出力インピーダンス200Ωを終端されたフィルタを駆動するのに必要な値50Ωに変換します。この回路ノートでは、AD9834の出力バッファとして低消費電力の高性能電流帰還型オペアンプAD8014を使用します。AD8014は、−3dB帯域幅が400MHz、スルーレート4000V/µs、セトリング・タイム24nsの高速電流帰還アンプで、30mA以上の出力電流を駆動します。電流帰還型オペアンプAD8014の帰還抵抗によってオペアンプの帯域幅を設定します。

図2に510 Ωの帰還抵抗を示します。このオペアンプは単極性の電源で動作するので、クリッピングを防ぐために出力の中心を電源電圧の中点にする必要があります。分圧器のポイントAは正弦波信号に対する2.25VのDCオフセットを提供し、2.25V ± 0.3Vの出力振幅を与えます。単電源アプリケーションでのオペアンプの適切なバイアス方法については、アプリケーション・ノート「AN-581 Biasing and Decoupling Op Amps in Single Supply Applications」を参照してください。電流帰還アンプの詳細については、チュートリアル「MT-034 Current Feedback (CFB) Op Amps」を参照してください。

7次エリプティック・ローパス・フィルタ

図1に示されているように、アンチイメージングによる再構成ではサンプリング・システムに固有のイメージ周波数を減衰させる必要があります。

再構成フィルタとして、カウアー（エリプティック）、チェビシェフ、バターワース、ベッセルの4種類の基本的なフィルタを使用することができます。これら4種類の基本的なフィルタの応答曲線を図3に示します。

同じ次数では、エリプティック・フィルタのロールオフ・レートが他の3つに比べて大きいので、再構成フィルタに最適です。この回路ノートでは、−3dB帯域幅が18MHzの7次エリプティック・フィルタを使用しました。

部品の選択

フィルタを実現するのに使用される抵抗、コンデンサ、インダクタは受動部品であり、高い周波数を扱うため、以下の条件を満たす必要があります。

• 寄生容量と寄生インダクタンスが小さいこと。
• 応答の実測値が設計値に近くなるように許容誤差が小さいこと。
• 温度範囲が広いこと。
• 寄生容量と寄生インダクタンスを最小限に抑えるために小型であること。

これらは、フィルタ応答の実測値をフィルタ応答のシミュレーション値に近づけるための条件の一部にすぎません。

さまざまなアプリケーションに対する受動部品の選択の詳細については、「Basic Linear Design: Chapter 10, Passive Components」を参照してください。

フィルタの設計と性能

7次エリプティック・フィルタを図4に、フィルタの周波数応答のシミュレーション値と実測値を図5に示します。使用したソフトウェアはAdvanced Design System（ADS）のバージョン2012.08です。実際のフィルタ部品とメーカーについては、CN0304設計サポート・パッケージ（http://www.analog.com/CN0304-DesignSupport）の部品表を参照してください。

フィルタ応答はAgilent E5061Bネットワーク・アナライザを使って測定しました。−3dB帯域幅は18MHzです。信号源と負荷終端による通過帯域の減衰量は約6dBです。

回路の性能をチェックするため、AD9834を15MHzの出力周波数に設定し、75MSPSのクロックでDDS出力のスペクトルを測定しました。フィルタを通していない出力とフィルタを通した出力をそれぞれ図6と図7に示します。

図6のフィルタを通していないスペクトルに生じる不要なイメージが、図7では大幅に低減されています。60MHzでの最も大きなイメージ・スプリアスは、フィルタを通していない出力に比べて約52dB抑制されています。これは、60MHzでのフィルタの減衰量の実測値に相当します。

AD9834の600mVp-pの出力はフィルタによって約6dB減衰し、sin x/xのロールオフによってさらに1dB減衰します。このため、50Ω負荷への出力は約268mVp-p（94.7mVrms）になります。これは0.179mW（−7.5dBm）に相当します。

DDSに対するの再構成フィルタ設計の詳細については、アプリケーション・ノート「AN-837 DDS-Based Clock Jitter Performance vs. DAC Reconstruction Filter Performance」を参照してください。

この回路は、大きな面積のグランド・プレーンを持つ多層PCボード上に構築する必要があります。最大限の性能を得るためには正しいレイアウト、グラウンディング、デカップリング技術が必要です。（チュートリアル「MT-031 データコンバータのグランディングとAGND/DGNDの不可解さの解決」と、チュートリアル 「MT-101 デカップリング技術」を参照してください。）

回路図、レイアウト、部品表などが完備された設計サポート・パッケージについては、http://www.analog.com/CN0304-DesignSupportを参照ください。