RHP51002

新規設計に推奨

500mA, Ultralow Noise, Ultrahigh PSRR Negative Linear Regulator for Commercial Space

Viewing:
利用上の注意

本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。

なお、日本語版のデータシートは基本的に「Rev.0」(リビジョン0)で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」(Rev.J)と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。

製品情報

  • No Single-Event Latch-Up (SEL) up to79.9MeV × cm2/mg at VIN ≤ 16V
  • Total Ionizing Dose (TID) Assured up to 30kRad
  • Ultralow Root Mean Square (RMS) Noise: 0.8μVRMS(10Hz to 100kHz)
  • Ultralow Spot Noise: 2.2nV/√Hz at 10kHz
  • Ultrahigh Power Supply Rejection Ratio (PSRR):74dB at 1MHz
  • Output Current: 500mA
  • Wide Input Voltage Range: –2.3V to –20V
  • A Single Capacitor Improves Noise and PSRR
  • 100μA SET Pin Current: ±1% Initial Accuracy
  • Single Resistor Programs Output Voltage
  • Programmable Current Limit
  • Low Dropout Voltage: 235mV
  • Output Voltage Range: 0V to –19.5V
  • Programmable Power Good and Fast Start-Up
  • Bipolar Precision Enable/ Undervoltage Lockout(UVLO) Pin
  • Voltage Input-to-Output Control (VIOC) Pin ControlsUpstream Regulator to Minimize Power Dissipationand Optimize Power Supply Rejection Ratio (PSRR)
  • Minimum Output Capacitor: 10μF Ceramic Capacitor
  • 12-Lead MSOP Package

Commercial Space Features

  • Supports Aerospace Applications
  • Wafer Diffusion Lot Traceability
  • Radiation Monitors
    • Single-Event Latch-Up (SEL)
    • Total Ionizing Dose (TID)
  • Outgassing Characterization
  • Nickel Palladium Gold (NiPdAu) Terminal Finish
RHP51002
500mA, Ultralow Noise, Ultrahigh PSRR Negative Linear Regulator for Commercial Space
RHP51002 Typical Application Circuit RHP51002 Pin Configuration
myAnalogに追加

myAnalogの製品セクション(通知受け取り)、既存/新規プロジェクトに製品を追加する。

新規プロジェクトを作成
質問する
サポート

アナログ・デバイセズのサポート・ページはアナログ・デバイセズへのあらゆるご質問にお答えするワンストップ・ポータルです。


ドキュメント

さらに詳しく
myAnalogに追加

myAnalogのリソース・セクション、既存/新規プロジェクトにメディアを追加する。

新規プロジェクトを作成

ソフトウェア・リソース

必要なソフトウェア/ドライバが見つかりませんか?

ドライバ/ソフトウェアをリクエスト

評価用キット

eval board
EVAL-RHP51002

Evaluates: RHP51002

製品詳細

The EVAL-RHP51002-CSLZ features the RHP51002, an ultralow noise, ultrahigh power supply rejection ratio (PSRR) negative low dropout (LDO) regulator. EVAL-RHP51002-CSLZ operates over an input range of –3.8V to –20V and can deliver up to 500mA output current. It features ultralow noise (0.8μVRMS from 10Hz to 100kHz) and very high PSRR (75dB at 1MHz).

The RHP51002 enable function (EN/UVLO pin) is bidirectional and can be controlled with either a positive or a negative voltage. The RHP51002 also offers programmable current limit functionality by connecting a resistor from ILIM to GND. Current monitoring is also achieved by sensing the ILIM pin voltage. The VIOC tracking function controls an upstream switching converter to maintain a constant voltage across the regulator and, hence, minimize power dissipation. The power good feedback (PGFB) pin sets a programmable power good threshold and activates the fast start-up circuitry. To use the power good function, connect an external voltage source at VEXT. If power good and fast start-up functionality are not needed, tie PGFB to IN.

Built-in protection includes reverse battery protection, reverse current protection, internal current limit with foldback, and thermal limit with hysteresis.

For a complete description of the RHP51002, including operating details and application information, refer to the RHP51002 data sheet. The data sheet must be read in conjunction with this valuation board user guide for EVAL-RHP51002-CSLZ. The RHP51002 is assembled in a 12-lead micro small outline Package (MSOP) and 3mm × 3mm dual flat no-lead (DFN) packages with an exposed pad on the bottom side of the device. Proper board layout is essential for maximum thermal performance.

EVAL-RHP51002
Evaluates: RHP51002
EVAL-RHP51002-CSLZ Top Angle Evaluation Board EVAL-RHP51002-CSLZ Top Evaluation Board EVAL-RHP51002-CSLZ Bottom Evaluation Board

最新のディスカッション

RHP51002に関するディスカッションはまだありません。意見を投稿しますか?

EngineerZone®でディスカッションを始める

最近表示した製品