HMC987

最終販売

3.3V低ノイズ1:9ファンアウト・バッファ、DC～8GHz

データシート 製品セレクション・テーブル
利用上の注意

本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。

なお、日本語版のデータシートは基本的に「Rev.0」（リビジョン0）で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」（Rev.J）と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。
Viewing:

製品情報

  • 超低ノイズフロア：−166 dBc/Hz @ 2GHz
  • LVPECL、LVDS、CML、CMOS対応の入力
  • 最大8個の差動LVPECL出力、または16個のシングルエンドLVPECL出力
  • 電力調整式のCML/RF出力×1
  • シリアルまたはパラレル制御のハードウェア・チップイネーブル
  • パワーダウン電流 < 1μA
  • 32ピン5×5mm SMTパッケージ：25mm2

HMC987LP5E 1～9ファンアウト・バッファは低ノイズ・クロックの分配用の製品です。100ps未満の立上がり／立下がり時間でほぼ矩形波の出力を生成します。HMC987LP5Eは、その低スキュー低ジッタ出力と短い立上がり／立下がり時間により、ミキサ、ADC/DAC、SERDESなどの下流側回路における低ノイズのスイッチング制御を実現します。クロック・ネットワークの帯域幅が矩形波スイッチングが可能なほど広い場合、こうしたアプリケーションではノイズフロアが特に重要になります。2GHzでドライブした場合のHMC987LP5Eの出力ノイズフロアは−166dBc/Hzです。これは0.6asec/rtHzのジッタ密度に相当し、8 GHz帯域幅では50 fsになります。

入力段は、ACまたはDC結合、さまざまな信号フォーマット（CML、LVDS、LVPECL、CMOS）でシングルエンドまたは差動のドライブが可能です。入力インピーダンスの調整もできます。出力はLVPECL×8とCML×1で、スイング／パワーは3 dBステップで調整可能です。

個々の出力段は、必要に応じ、ハードウェア制御ピンまたはシリアルポート・インターフェースによる制御でイネーブルまたはディスエーブルにできるため、省電力が可能です。


アプリケーション

  • SONET、ファイバ・チャンネル、GigEクロック分配
  • ADC/DACクロック分配
  • 低スキュー、低ジッタのクロックまたはデータ・ファンアウト
  • 無線／有線通信
  • レベル変換
  • 高性能の計測
  • 画像診断
  • シングルエンドから差動への変換
HMC987
3.3V低ノイズ1:9ファンアウト・バッファ、DC～8GHz
HMC987 Functional Block Diagram
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成
質問する
サポート

アナログ・デバイセズのサポート・ページはアナログ・デバイセズへのあらゆるご質問にお答えするワンストップ・ポータルです。

ドキュメント

データシート 1

技術記事 1

データシート

これは最新改訂バージョンのデータシートです。

さらに詳しく
myAnalogに追加

myAnalogのリソース・セクション、既存／新規プロジェクトにメディアを追加する。

新規プロジェクトを作成

ハードウェア・エコシステム

製品モデル 製品ライフサイクル 詳細
LTC6955
最終販売 超低ジッタ、7.5 GHz、11 出力ファンアウト・バッファ・ファミリー
HMC7043
新規設計に推奨

JESD204B/JESD204C 用機能付き、3.2 GHz、14 出力、高性能ファンアウト・バッファ
ADCLK948
新規設計に推奨 クロック・ファンアウト・バッファ、2つの選択可能入力、8LVPECL出力、SiGe
Modal heading
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成

ツールおよびシミュレーション

IBISモデル 1

評価用キット

eval board
schematic 1
schematic 2
schematic 3
EVAL-HMC987LP5E

HMC987LP5E Evaluation Board

今すぐ購入 詳細を表示

製品詳細

The HMC987LP5E Evaluation board can be controlled via parallel port or SPI (Serial Port Interface). Parallel port control is implemented by simple jumper settings on the evaluation board. Serial Port interface offers more flexibility. This HMC987LP5E Evaluation Kit also includes the PC compatible software with Graphical User Interface (GUI), and software drivers necessary for Serial Port Interface, allowing the user to read from and write to all device registers, set gain levels and save & recall device configurations

The page contains ordering information for evaluating the HMC987LP5E.

The design files link includes the BOM, schematics, and Gerber files for the evaluation board.
EVAL-HMC987LP5E
HMC987LP5E Evaluation Board
EVAL-HMC987LP5E Evaluation Board EVAL-HMC987LP5E Evaluation Board - Top View EVAL-HMC987LP5E Evaluation Board - Bottom View

最新のディスカッション

23 週前
SPI Inputs
2 年前
Fanout buffer
2 年前
Interceptor Update Request
EngineerZone®で関連するディスカッションを見る

最近表示した製品