お探しの製品ではありませんか
質問する
以下に質問を入力すると、アナログ・デバイセズのナレッジ・ベースからよくある質問の答えを見ることができます。
検索
その他のサポート
よく聞かれる質問（FAQ）
特長
- 10 Bidirectional Synchronized Clock (BSYNC) Channels
- Precise BSYNC Time Alignment (<5ps)
- Enables Clock Synchronization in Large Distribution Networks
- Independent Programmable BSYNC Channel Delay
- Precise Path Delay Compensation of Each BSYNC Channel Using Bidirectional Loopback Capability
- Flexible Physical Interface supports PCB trace or cable connections with DC or AC Coupling
- Each BSYNC Channel Supports Gapped Periodic Clocking
- Integrated Time-to-Digital Converter (TDC)
- Integrated Temperature Sensor
.svg?rev=fd385c90e2cf4716ae9a8c8d20e6b8e3&la=ja&h=24&w=24&hash=8FE198C1188D0BCB070397DC2E4811D6){kind=icon}
The ADF4030 provides for 10 BSYNC channels and accepts an input clock signal (REFIN) as a frequency reference for generating an output clock on any BSYNC channels configured as an output. The hallmark feature of the ADF4030 is its ability to time align the clock edges of any one or more BSYNC channels to less than 5ps (at the device pins) with respect to the BSYNC channel selected as the reference BSYNC channel.
The ADF4030 is well adapted for multiple connections with other ADF4030s for synchronizing clock signals in a system. Each BSYNC is bidirectional allowing for reversing the direction of the clock signal to measure the propagation delay of the transmission medium, although round trip constructions that use replica paths are also supported. The bidirectional nature of the round trip delay measurement greatly reduces the error in determining the propagation delay through the BSYNC transmission medium as compared to using a replica path. This makes the ADF4030 capable to time align the clock edges of BSYNC channels across multiple ADF4030, independent of the tree or cascade architecture in which the ADF4030 system is designed. The benefits of bidirectional clocking extend to devices other than the ADF4030 assuming those devices support bidirectional clock exchanges.
The output divider block associated with each BYSNC channel has an optional pseudo-random binary sequence (PRBS) generator for producing gapped periodic clock signals, which supports JESD204B and JESD204BC operation.
The ADF4030 may be used as a stand alone differential time to digital converter (TDC) to measure the difference in time between clocks arriving at its inputs.
The rms jitter of one ADF4030 BSYNC clock is 4.3 ps typ.
The ADF4030 is available in a 48-lead LGA (7 mm × 7 mm) package and operates over the −40°C to +105°C ambient temperature range.
APPLICATIONS
- 5G timing transport high precision synchronization
- Phased array radar
- Automatic test equipment (ATE) pin electronics
- JESD204B/JESD204BC support for analog-to-digital converter (ADC) and digital-to-analog converter (DAC) clocking
質問する
以下に質問を入力すると、アナログ・デバイセズのナレッジ・ベースからよくある質問の答えを見ることができます。
検索
その他のサポート
よく聞かれる質問（FAQ）
{{modalTitle}}
{{modalDescription}}
{{dropdownTitle}}
- {{defaultSelectedText}} {{#each projectNames}}
- {{name}} {{/each}} {{#if newProjectText}}
-
{{newProjectText}}
{{/if}}
{{newProjectTitle}}
{{projectNameErrorText}}
利用上の注意
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ･デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。
本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。
なお、日本語版のデータシートは基本的に「Rev.0」（リビジョン0）で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」（Rev.G）と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。
