ADCLK907
Info : 新規設計に推奨
searchIcon
cartIcon

ADCLK907

ECLクロック / データ・バッファ、超高速SiGe

すべて表示 showmore-icon

Info : 新規設計に推奨 tooltip
Info : 新規設計に推奨 tooltip
表示中： 製品の詳細
arrow-icon

お探しの製品ではありませんか

viewall 製品セレクション・テーブル
file データシートを表示 (Rev.B)

pdf

1 1, 2000 ellipse 日本語

ADCLK905/ADCLK907/ADCLK925: 超高速SiGe　ECLクロック／データ・バッファ (Rev.0)

データシートご利用上の注意
PDFファイルを開く external-link 1000 kB
Documentation すべてのドキュメントを表示
IBISモデル ADCLK907 IBIS Model Download

質問する

modal close icon

以下に質問を入力すると、アナログ・デバイセズのナレッジ・ベースからよくある質問の答えを見ることができます。

検索

search button redirect icon

その他のサポート

サポート

アナログ・デバイセズのサポート・ページはアナログ・デバイセズへのあらゆるご質問にお答えするワンストップ・ポータルです。

ADIサポート・ページはこちら
Engineer Zone Icon

ADIコミュニティに問い合わせる。

EngineerZoneコミュニティはこちら

Tool_OpenIcon

よく聞かれる質問（FAQ）

ご購入＆ご注文に関するFAQ
製品モデル 3
1Ku当たりの価格 最低価格：$8.40
特長
  • 95psの伝播遅延
  • 7.5GHzのトグル・レート
  • 60ps（typ）の出力立上がり / 立下がり
  • 60fsのランダム・ジッタ（RJ）
  • 両入力ピンのオンチップ終端
  • 拡張工業用温度範囲：－40～＋125℃
  • 2.5～3.3V電源（VCC－VEE）

製品概要
show more Icon

ADCLK905（1入力1出力）、ADCLK907（2個の1入力1出力）、ADCLK925（1入力2出力）は、アナログ・デバイセズ独自のXFCB3シリコン・ゲルマニウム（SiGe）バイポーラ・プロセスで製造された超高速のクロック / データ・バッファです。

ADCLK905 / ADCLK907 / ADCLK925 は、フルスイングECL（エミッタ結合ロジック）出力ドライバを備えています。PECL（正のECL）動作では、VCCを正側電源、VEEをグラウンドにバイアスします。NECL（負のECL）動作は、VCCをグラウンド、VEEを負側電源にバイアスします。

バッファは、伝播遅延が95ps、トグル・レートが7.5GHz、データレートが10Gbps、ランダム・ジッタ（RJ）が60fsです。

入力には、センタータップ型の100Ω終端抵抗を備えています。また、AC結合入力をバイアスするためにVREFピンを用意しています。

ECL出力段はVCC－2Vに終端した50Ωに800mVを直接駆動する設計で、全差動出力振幅は1.6Vになります。

ADCLK905 / ADCLK907 / ADCLK925は、16ピンLFCSPパッケージを採用しています。

アプリケーション

  • クロック / データ信号の再生とレベル・シフト
  • 自動試験装置（ATE）
  • 高速計測機器
  • 高速ライン・レシーバ
  • スレッショールド検出
  • コンバータのクロッキング
Show More Arrow image
file データシートを表示 (Rev.B)
Documentation すべてのドキュメントを表示
IBISモデル ADCLK907 IBIS Model Download

質問する

modal close icon

以下に質問を入力すると、アナログ・デバイセズのナレッジ・ベースからよくある質問の答えを見ることができます。

検索

search button redirect icon

その他のサポート

サポート

アナログ・デバイセズのサポート・ページはアナログ・デバイセズへのあらゆるご質問にお答えするワンストップ・ポータルです。

ADIサポート・ページはこちら
Engineer Zone Icon

ADIコミュニティに問い合わせる。

EngineerZoneコミュニティはこちら

Tool_OpenIcon

よく聞かれる質問（FAQ）

ご購入＆ご注文に関するFAQ
製品モデル 3
1Ku当たりの価格 最低価格：$8.40
modal bookmark icon

{{modalTitle}}

modal close icon

{{modalDescription}}

{{dropdownTitle}}

input down arrow
  • {{defaultSelectedText}}
    • {{#each projectNames}}
  • {{name}}
    • {{/each}} {{#if newProjectText}}
  • plus icon {{newProjectText}}
    • {{/if}}
{{#if toggleButtonDescription}}
{{toggleButtonDescription}}
{{/if}} {{#if newProjectTitle}}

{{newProjectTitle}}

{{projectNameErrorText}}

{{/if}}

ADCLK907

資料

30
overlayclose

Filters

1つが該当

mobileoverlaydownarrow
  • すべて
    TickIcon
  • アプリケーション・ノート
  • データシート
  • 技術記事
  • ユーザ・ガイド
  • すべて
    TickIcon
  • English
  • 中国語
  • 日本語
resetfilter

絞り込みを解除

データシート

2

PDF Vector

PDF

更新 08/01/2007
English

ADCLK905/ADCLK907/ADCLK925: Ultrafast SiGe ECL Clock/Data Buffers Data Sheet (Rev.B)

PDFファイルを開く

redirect
735.46 K
download

PDFをダウンロード

PDF Vector

pdf

更新 01/01/2000
日本語

ADCLK905/ADCLK907/ADCLK925: 超高速SiGe　ECLクロック／データ・バッファ (Rev.0)

PDFファイルを開く

redirect
1000 kB
download

PDFをダウンロード

アプリケーション・ノート

23

PDF Vector

pdf

更新 02/14/2015
English
AN-769: Generating Multiple Clock Outputs from the AD9540 (Rev.0) redirect icon

0

download

PDFをダウンロード

PDF Vector

pdf

更新 08/26/2010
中国語
AN-769: 基于AD9540产生多时钟输出 (Rev.0) redirect icon

130 kB

download

PDFをダウンロード

PDF Vector

pdf

更新 02/14/2015
English
AN-823: Direct Digital Synthesizers in Clocking Applications Time (Rev.0) redirect icon

115 kB

download

PDFをダウンロード

PDF Vector

pdf

更新 10/12/2006
中国語
AN-823: 时钟应用中的直接数字频率合成器[中文版] (Rev.0) redirect icon

303 kB

download

PDFをダウンロード

PDF Vector

pdf

更新 02/14/2015
English
AN-927: Determining if a Spur is Related to the DDS/DAC or to Some Other Source (For Example, Switching Supplies) (Rev.0) redirect icon

170 kB

download

PDFをダウンロード

PDF Vector

pdf

更新 07/12/2007
中国語
AN-927: 确定杂散来源是DDS/DAC还是其他器件(例如开关电源)[中文版] (Rev.0) redirect icon

234 kB

download

PDFをダウンロード

PDF Vector

pdf

更新 07/12/2007
日本語
AN-927: スプリアスとDDS / DACやその他の発生源（スイッチング電源など）との関係の判定 (Rev.0) redirect icon

327 kB

download

PDFをダウンロード

PDF Vector

pdf

更新 02/14/2015
English
AN-939: Super-Nyquist Operation of the AD9912 Yields a High RF Output Signal (Rev.0) redirect icon

221 kB

download

PDFをダウンロード

PDF Vector

pdf

更新 10/29/2007
中国語
AN-939: 利用AD9912的超奈奎斯特频率操作得到高RF输出信号 (Rev.0) redirect icon

0

download

PDFをダウンロード

PDF Vector

pdf

更新 11/17/2010
日本語
AN-939: 高い周波数のRF出力信号が得られるAD9912のスーパーナイキスト動作 (Rev.0) redirect icon

351 kB

download

PDFをダウンロード

PDF Vector

PDF

更新 02/14/2015
English
AN-756: Sampled Systems and the Effects of Clock Phase Noise and Jitter (Rev.0) redirect icon

291.7 K

download

PDFをダウンロード

PDF Vector

pdf

更新 12/02/2004
中国語
AN-756: 系统采样以及时钟相位噪声和抖动的影响[中文版] (Rev.0) redirect icon

808 kB

download

PDFをダウンロード

PDF Vector

pdf

更新 04/18/2008
日本語
AN-756: サンプル化システムに及ぼすクロック位相ノイズとジッタの影響 (Rev.0) redirect icon

359 kB

download

PDFをダウンロード

PDF Vector

pdf

更新 12/06/2006
English
AN-873: Lock Detect on the ADF4xxx Family of PLL Synthesizers (Rev.0) redirect icon

207 kB

download

PDFをダウンロード

PDF Vector

pdf

更新 09/25/2009
中国語
AN-873: ADF4xxx系列PLL频率合成器的锁定检测 (Rev.0) redirect icon

0

download

PDFをダウンロード

PDF Vector

pdf

更新 12/06/2006
日本語
AN-873: ADF4xxx PLLシンセサイザ・ファミリーでのロック検出 (Rev.0) redirect icon

349 kB

download

PDFをダウンロード

PDF Vector

pdf

更新 11/29/2004
English
AN-741: Little Known Characteristics of Phase Noise (Rev.0) redirect icon

1679 kB

download

PDFをダウンロード

PDF Vector

pdf

更新 11/29/2004
中国語
AN-741: 鲜为人知的相位噪声特性 redirect icon

359 kB

download

PDFをダウンロード

PDF Vector

pdf

更新 11/29/2004
日本語
AN-741: 位相ノイズの知られざる特性 (Rev.0) redirect icon

1076 kB

download

PDFをダウンロード

PDF Vector

PDF

更新 02/14/2015
English
AN-501: Aperture Uncertainty and ADC System Performance (Rev.A) redirect icon

227.66 K

download

PDFをダウンロード

PDF Vector

pdf

更新 11/29/2004
中国語
AN-501: 孔径不确定度与ADC系统性能[中文版] (Rev.A) redirect icon

227 kB

download

PDFをダウンロード

PDF Vector

pdf

更新 11/29/2004
日本語
AN-501: アパーチャ不確定性とADCシステム性能 (Rev.A) redirect icon

212 kB

download

PDFをダウンロード

PDF Vector

HTML

更新 10/30/2020
English
AN-769: Generating Multiple Clock Outputs from the AD9540 redirect icon

技術記事

3

PDF Vector

URL

更新 12/07/2004
English
Understand the Effects of Clock Jitter and Phase Noise on Sampled Systems redirect icon

PDF Vector

URL

更新 03/22/2004
English
Speedy A/Ds Demand Stable Clocks redirect icon

PDF Vector

URL

更新 04/27/2006
English
Design A Clock-Distribution Strategy With Confidence redirect icon

ユーザ・ガイド

2

PDF Vector

pdf

更新 09/11/2009
English
UG-006: Setting Up the Evaluation Board for the ADCLK905/ADCLK907/ADCLK925 redirect icon

335 kB

download

PDFをダウンロード

PDF Vector

pdf

更新 09/11/2009
中国語
UG-006：设置ADCLK905/ADCLK907/ADCLK925评估板 redirect icon

335 kB

download

PDFをダウンロード

この基準に合致する結果はありません。フィルタをリセットするか別の用語を検索してください

利用上の注意

close icon

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ･デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。


本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。

なお、日本語版のデータシートは基本的に「Rev.0」（リビジョン0）で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」（Rev.G）と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。

ドキュメント

技術資料 15
show more Icon

データシート 2

ADCLK905/ADCLK907/ADCLK925: Ultrafast SiGe ECL Clock/Data Buffers Data Sheet (Rev.B)
ADCLK905/ADCLK907/ADCLK925: 超高速SiGe　ECLクロック／データ・バッファ (Rev.0)

ユーザ・ガイド 1

UG-006: Setting Up the Evaluation Board for the ADCLK905/ADCLK907/ADCLK925

アプリケーション・ノート 9

AN-927: スプリアスとDDS / DACやその他の発生源（スイッチング電源など）との関係の判定 (Rev.0)
AN-939: 高い周波数のRF出力信号が得られるAD9912のスーパーナイキスト動作 (Rev.0)
AN-756: サンプル化システムに及ぼすクロック位相ノイズとジッタの影響 (Rev.0)
AN-873: ADF4xxx PLLシンセサイザ・ファミリーでのロック検出 (Rev.0)
AN-741: 位相ノイズの知られざる特性 (Rev.0)
AN-501: アパーチャ不確定性とADCシステム性能 (Rev.A)
AN-769: Generating Multiple Clock Outputs from the AD9540 (Rev.0)
AN-823: Direct Digital Synthesizers in Clocking Applications Time (Rev.0)
AN-769: Generating Multiple Clock Outputs from the AD9540

技術記事 3

Understand the Effects of Clock Jitter and Phase Noise on Sampled Systems
Speedy A/Ds Demand Stable Clocks
Design A Clock-Distribution Strategy With Confidence
アナログ・デバイセズは、最高レベルの品質と信頼性を満たす製品を供給することを常に最重要視しています。これを実現するため、製品、プロセス設計、更には製造プロセスに対しあらゆる観点から品質と信頼性のチェックを行っています。アナログ・デバイセズでは出荷製品に対する「ゼロ・ディフェクト」を常に目指しています。詳細については、アナログ・デバイセズの品質および信頼性プログラム、認証のページを参照してください。
製品モデル ピン／パッケージ図 資料 CADシンボル、フットプリント、および3Dモデル
ADCLK907BCPZ-R2 16-Lead LFCSP (3mm x 3mm w/ EP) external-link
  • HTML
  • Material Declaration external-link
  • HTML
  • Reliablity Data external-link
ADCLK907BCPZ-R7 16-Lead LFCSP (3mm x 3mm w/ EP) external-link
  • HTML
  • Material Declaration external-link
  • HTML
  • Reliablity Data external-link
ADCLK907BCPZ-WP 16-Lead LFCSP (3mm x 3mm w/ EP) external-link
  • HTML
  • Material Declaration external-link
  • HTML
  • Reliablity Data external-link

モデルでフィルタ

reset

絞り込み条件をリセット

製品モデル

製品ライフサイクル

PCN

2 13, 2014

- 14_0038

Conversion of 3x3mm body Size LFCSP Package Outlines from Punch to Sawn and Transfer of Assembly Site to Amkor Philippines.

ADCLK907BCPZ-R2

ADCLK907BCPZ-R7

製造中

pdf

PCN14_0038_Form

external-icon

xls

Material_Report

Download

pdf

Detailed Change Description

external-icon

pdf

Package Outline Drawing

external-icon

pdf

Qualification Report Summary

external-icon

モデルでフィルタ

reset

絞り込み条件をリセット

製品モデル

製品ライフサイクル

PCN

2 13, 2014

- 14_0038

arrow down

Conversion of 3x3mm body Size LFCSP Package Outlines from Punch to Sawn and Transfer of Assembly Site to Amkor Philippines.

ADCLK907BCPZ-R2

ADCLK907BCPZ-R7

製造中

pdf

PCN14_0038_Form

external-icon

xls

Material_Report

Download

pdf

Detailed Change Description

external-icon

pdf

Package Outline Drawing

external-icon

pdf

Qualification Report Summary

external-icon

ソフトウェアおよび製品のエコシステム

評価用キット 1

EVAL-ADCLK907

ADCLK907 Evaluation Board

zoom

EVAL-ADCLK907

ADCLK907 Evaluation Board

download icon

ダウンロード

 print icon

印刷
EVAL-ADCLK907
ADCLK907 Evaluation Board
今すぐ購入 詳細を表示

製品の詳細

The ADCLK905/ADCLK907/ADCLK925 clock buffers are very fast, making it important to use adequate high bandwidth instruments to evaluate them. To that end, the evaluation board is fabricated using a high quality dielectric material between layers to maintain high signal integrity. Transmission line paths are kept as close to 50 Ω as possible.

資料

pdf icon

pdf

UG-006: Setting Up the Evaluation Board for the ADCLK905/ADCLK907/ADCLK925 Download

335 kB

すべて表示 Arrow image

評価用キット1

EVAL-ADCLK907

ADCLK907 Evaluation Board

ツールおよびシミュレーション 2

最近表示した製品

製品の詳細
ドキュメント
評価用キット
ツールおよびシミュレーション
最新のディスカッション