AD6642

製造中

IFレシーバ、デュアル

データシート (Rev. A) 製品セレクション・テーブル
利用上の注意

本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。

なお、日本語版のデータシートは基本的に「Rev.0」（リビジョン0）で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」（Rev.J）と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。
Viewing:

製品情報

  • チャンネルあたり11ビット、200MSPS出力のデータ・レート
  • ノイズ・シェーピング・リクォンタイザー（NSR）回路内蔵
  • NSRイネーブルでの性能：
    SNR：75.5dBFS（40MHz～70MHz帯域）＠185MSPS
    SNR：73.7dBFS（60MHz～70MHz帯域）＠185MSPS
  • NSRディセーブルでの性能：
    SNR：66.5dBFS（～70MHz帯域）＠185MSPS
    SFDR：83dBc（～70MHz帯域）＠185MSPS
  • 低消費電力：0.62W＠185MSPS
  • 1.8Vのアナログ電源動作
  • 1.8V LVDS（ANSI-644レベル）出力
  • クロック分周器（1～8の整数）を内蔵
  • ADC用電圧リファレンスを内蔵
  • アナログ入力範囲：1.75V p-p（2.0V p-pまでプログラム可能）
  • 800MHz帯域幅を持つ差動アナログ入力

    詳細はデータシートをご参照ください。

AD6642は11ビット、200MSPS、デュアル・チャンネルの中間周波数（IF）レシーバで、特に、高ダイナミックレンジ性能、低パワー、小型サイズを必要とする通信システムでの、マルチ・アンテナ・システムをサポートするように設計されています。 

この製品は、2つの高性能A/Dコンバータ（ADC）とノイズ・シェーピング・リクォンタイザ（NSR）のデジタル・ブロックから構成されています。各ADCはマルチステージの差動パイプライン・アーキテクチャを採用し、出力誤差補正ロジックを内蔵しています。ADCは、差動パイプラインの初段内に、広帯域幅スイッチド・キャパシタのサンプリング・ネットワークを備えています。リファレンス電圧を内蔵しているためデザインが容易です。デューティーサイクル・スタビライザ（DCS）は、ADCへのクロック・デューティ・サイクルの変動を補償しますので、コンバータは優れた性能を維持することができます。 

各ADC出力はNSRブロックに、内部で、接続されています。内蔵のNSR回路は、ナイキスト帯域内のより小さな周波数バンドでのSNR性能を向上させます。このデバイスは、外部MODEピンあるいはSPIを介して選択可能な、2つの異なったモードをサポートします。 

NSR機能がイネーブル状態では、ADCの出力は、AD6642が、ナイキスト帯域内の制限された部位で、11ビット出力分解能を維持しながら、改良されたSNR性能をサポートするような処理がされます。NSRブロックは、サンプルクロックの22%または33%のどちらかの帯域幅を提供するように、プログラムすることができます。例えば、185MSPSのサンプルクロック・レートでは、AD6642は、22%モードで40MHz帯域幅では最大75.5dBFSのSNR、33%モードで60MHz帯域に関するSNRは最大73.7dBFSを達成することができます。 

NSRブロックがディセーブル時は、ADCデータは、11ビットの分解能で、出力に直接提供されます。AD6642は、このモードで動作する場合、全ナイキスト帯域で最大66.5dBFSのSNRを達成することができます。これによって、AD6642は、より広い帯域幅が望まれるデジタル・プリディストーション・オブザベーション・パスのような通信アプリケーションで、使うことができます。 

デジタル信号処理の後、マルチプレクスされた出力データは、最大データ・レートが400Mbps（DDR）で、2つの11ビット出力ポートに転送されます。これらの出力は、1.8VのLVDSに設定され、ANSI-644レベルをサポートします。AD6642レシーバは、IF周波数の広いスペクトルをデジタル化します。各レシーバは、別々のアンテナの同時受信用とし設計されています。このIFサンプリング・アーキテクチャは、従来型アナログ技術または集積度の低いデジタル方式と比べると、部品コストと複雑さを大幅に削減します。 

柔軟なパワーダウン・オプションは、大幅な省電力を可能にします。セットアップと制御のプログラミングは、ボード・レベルのシステム・テストをサポートする数多くのモードと共に、3線のSPI互換シリアル・インターフェースを介して行われます。 

AD6642は、鉛フリー／RoHS対応、144ピン、10mm×10mmのチップスケール・パッケージ・ボール・グリッド・アレイ（CSP_BGA）パッケージを採用し、－40℃～＋85℃の工業用温度範囲にわたって仕様規定されています。 

アプリケーション

  • 通信
  • ダイバーシティ無線、スマート・アンテナ（MIMO）システム
  • マルチモード・デジタル・レシーバ（3G）
    WCDMA、LTE、CDMA2000、WiMAX、TD-SCDMA
  • I/Q復調システム
  • 汎用ソフトウェア無線
AD6642
IFレシーバ、デュアル
AD6642 Functional Block Diagram AD6642 Pin Configuration
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成
質問する
サポート

アナログ・デバイセズのサポート・ページはアナログ・デバイセズへのあらゆるご質問にお答えするワンストップ・ポータルです。

ドキュメント

データシート 1

ユーザ・ガイド 1

アプリケーション・ノート 15

よく聞かれる質問 1

さらに詳しく
myAnalogに追加

myAnalogのリソース・セクション、既存／新規プロジェクトにメディアを追加する。

新規プロジェクトを作成

ソフトウェア・リソース

必要なソフトウェア／ドライバが見つかりませんか？

ドライバ／ソフトウェアをリクエスト

ツールおよびシミュレーション

Visual Analog

VisualAnalog™は、高速ADCの選択や評価を行う設計者向けに、強力なシミュレーション／データ解析ツール・セットとユーザ・フレンドリなグラフィカル・インターフェースを組み合わせたソフトウェア・パッケージです。

ツールを開く

評価用キット

eval board
schematic 1
HSC-ADC-EVALCZ

FPGAベースのデータ・キャプチャ・キット

今すぐ購入 詳細を表示

機能と利点

  • FIFO深さ：64kB
  • シングル/マルチ・チャンネルADCで動作
  • VisualAnalog® ソフトウェアで使用
  • Virtex-4 FPGAベースのキット
  • ADCの評価ボードによってはインターフェース用のアダプタが必要になる場合があります。
  • 各チャンネルによりSPI制御 最大644 MSPS SDR / 800MSPS DDRのエンコード・レートでのプログラムが可能
  • 各チャンネルはDDRのエンコード・レート

製品詳細

HSC-ADC-EVALCZ 高速コンバータ評価用プラットフォームは、アナログ・デバイセズの高速 A/D コンバータ（ADC）評価用ボードからのデジタル・データのブロックをキャプチャする FPGA ベースのバッファ・メモリ・ボードを使用しています。このボードは、USB ポートを介して PC に接続し、VisualAnalog® とともに使用して、高速 ADC の性能を短時間で評価します。この評価用キットはセットアップが容易です。その他の必要な装置には、アナログ・デバイセズの高速 ADC 評価用ボード、信号源、クロック源などがあります。キットを接続して電源を投入すると、PC で即座に評価することができます。

EVAL-AD6642

AD6642 Evaluation Board

今すぐ購入 詳細を表示

機能と利点

  • Full featured evaluation board for the AD6642
  • SPI interface for setup and control
  • External, on-board oscillator or AD9517 clocking options
  • Balun/transformer or amplifier input drive options
  • LDO regulator power supply
  • VisualAnalog® and SPI controller software interfaces

製品詳細

This page contains evaluation board documentation and ordering information for evaluating the AD6642.
HSC-ADC-EVALCZ
FPGAベースのデータ・キャプチャ・キット
High_Speed_ADC_evalboard_05
EVAL-AD6642
AD6642 Evaluation Board

最新のディスカッション

AD6642に関するディスカッションはまだありません。意見を投稿しますか？

EngineerZone®でディスカッションを始める

最近表示した製品