LTC3309A

新規設計に推奨

5V、6A同期整流降圧Silent Switcher（2mm × 2mm LQFN）

データシート (Rev. B)
製品セレクション・テーブル
Viewing:
利用上の注意

本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。

なお、日本語版のデータシートは基本的に「Rev.0」（リビジョン0）で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」（Rev.J）と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。

製品情報

  • LTC3307（3A）およびLTC3308（4A）とピン互換
  • 高効率：8mΩ NMOS、31mΩ PMOS
  • プログラマブルな周波数（1MHz～3MHz）
    • 小型のインダクタとコンデンサ
  • ピーク電流モード制御
    • 22nsの最小オン時間
    • 広帯域幅の高速過渡応答
  • Silent Switcher®（サイレント・スイッチャ）アーキテクチャ
    • 超低EMI放射
  • 40µA IQの低リップルBurst Mode®動作
  • 過負荷におけるインダクタの飽和状態に対する安全な耐性
  • VIN範囲：2.25V～5.5V
  • VOUT範囲：0.5V～VIN
  • VOUT精度：全温度範囲で±1%
  • 高精度な400mVのイネーブル閾値、シャットダウン時1µA
  • パワー・グッド、内部補償機能、ソフト・スタート機能
  • 熱強化型2mm × 2mm LQFNパッケージ
  • 車載アプリケーション向けにAEC-Q100に適合
LTC3309A
5V、6A同期整流降圧Silent Switcher（2mm × 2mm LQFN）
LTC3309A Application Circuit LTC3309A Pin Configuration LTC3309A Performance Graph
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成
質問する
サポート

アナログ・デバイセズのサポート・ページはアナログ・デバイセズへのあらゆるご質問にお答えするワンストップ・ポータルです。

ドキュメント

データシート 2

技術記事 2

さらに詳しく
myAnalogに追加

myAnalogのリソース・セクション、既存／新規プロジェクトにメディアを追加する。

新規プロジェクトを作成

ソフトウェア・リソース

必要なソフトウェア／ドライバが見つかりませんか？

ドライバ／ソフトウェアをリクエスト

ツールおよびシミュレーション

LTspice

下記製品はLTspiceで使用することが出来ます。:

  • LTC3309A
  • LTC3309B

LTpowerCAD 1

次のデバイス用の設計ツールがLTpowerCADでご使用になれます。

  • LTC3309A
  • LTC3309B
LTspice

LTspice®は、無料で提供される強力で高速な回路シミュレータと回路図入力、波形ビューワに改善を加え、アナログ回路のシミュレーションを容易にするためのモデルを搭載しています。

 

LTpowerCAD

LTpowerCAD®は、電力段のデバイスの選択、詳細な電力効率の提供、ループのボーデ線図の安定性および負荷過渡応答解析の敏速な表示などを行うと共に、シミュレーション用にLTspiceにエクスポートできる電源設計プログラムです。

評価用キット

eval board
schematic 1
DC2745A

 LTC3309A | 5V、6A同期整流降圧Silent Switcher®（サイレント・スイッチャ）（2mm × 2mm LQFN）

今すぐ購入 詳細を表示

製品詳細

デモ回路2745Aは、2MHz、3.3V～1.2V 6A降圧レギュレータとして動作する、LTC3309A 5V、6A同期整流降圧Silent Switcher®（サイレント・スイッチャ）を備えています。LTC3309Aは、0.5V～VINの可変出力電圧（動作周波数1MHz～3MHz）に対応しています。LTC3309Aは、コンパクトな超低放射、高効率、高速同期整流モノリシック降圧スイッチング・レギュレータです。最小オン時間が22nsと高速であるため、高いVINから低いVOUTへの変換を高い周波数で実行できます。

DC2745Aの動作モードは、バースト・モード®動作、スキップ／強制連続（FC）モードから選択できます。JP1をFC/SYNC位置に設定すると、LTC3309Aを1MHZ～3MHzのクロック周波数に同期させることができます。LTC3309Aは、外部クロックと同期させると強制連続モードで動作します。RTは0Ω抵抗R9を介してVINに接続されており、これによって周波数は2MHzに固定されています。R9を取り外し、R4位置に適切な抵抗を設定して目的の周波数を得ることにより、周波数を簡単に変更できます。適切なRT値については、LTC3309Aのデータシートを参照してください。

DC2745Aには、伝導EMIを低減するためのEMIフィルタも備わっています。このEMIフィルタを使用するには、入力電圧をVIN EMI端子に入力します。ボードのEMI性能は、EMIテスト結果のセクションに記載しています。EMI性能グラフの赤線は、伝導／放射EMIテストにおけるCISPR25クラス5のピーク制限値を示しています。

LTC3309Aのデータシートには、部品、動作、およびアプリケーションの詳細が記載されています。データシートは、このデモと併せて参照してください。LTC3309Aは、熱抵抗を低くするための露出パッドが付いた3mm × 3mm LQFNパッケージで組み立てられています。低EMI動作と最大の熱性能を実現するためのレイアウトに関する推奨事項は、データシートの低EMI PCBレイアウトのセクションに記載されています。

効率／負荷グラフは、3.3V入力でのバースト・モード動作時の回路における、効率と電力損失を示しています。LTC3309Aは、12ピンの2mm × 2mm LGAパッケージを採用しています。
DC2745A
 LTC3309A | 5V、6A同期整流降圧Silent Switcher®（サイレント・スイッチャ）（2mm × 2mm LQFN）
DC2745A Image

リファレンス・デザイン

Artix US+ Rail Consolidation – Minimum Rails (AU10P/15P) Power Tree
Artix US+ Rail Consolidation – Minimum Rails (AU10P/15P) Power Tree
Artix US+ Rail Consolidation - Minimum Rails (AU20P/25P) Power Tree
Artix UltraScale+ Circuits from the Lab®

Minimum Rails for AU10/15P and AU20/25P - Non-Hardware Verified Design

詳細なリファレンス・デザインを表示

機能と利点

  • Xilinx Artix® UltraScale+™ devices are the industry’s only cost-optimized FPGAs based on an advanced, production-proven 16nm architecture for best-in-class performance/watt.

  • Analog Devices, Inc. supports power delivery solutions for the Artix Ultrascale+ low-cost designs. Monolithic solutions are used to power Xilinx FPGA and/or SoC rails as well as other system rails. These regulators are highly integrated discrete solutions optimized for cost, efficiency and footprint.

  • ADI provides supporting documentation including power schematics, layout, LTpowerPlanner® and applicable LTpowerPlay® configuration files to enable you to validate the power solution for your application seamlessly.

  • For a complete list power designs and use cases, please contact your local FAE.

  • Key Power for full management devices are used as follows:

    • LTC3307A
    • LTC3309A
    • ADP125
    • LTC3617 (Optional DDR)
    • LTC3618
    • ADM1186 (Optional Monitoring & Sequencing)
Artix UltraScale+
Minimum Rails for AU10/15P and AU20/25P - Non-Hardware Verified Design
Artix US+ Rail Consolidation – Minimum Rails (AU10P/15P) Power Tree
Artix US+ Rail Consolidation - Minimum Rails (AU20P/25P) Power Tree

最新のディスカッション

1 年前
MTBF, Fail Rate
2 年前
Maximum output capacitance
3 年前
LTC3309 dead time, rise time, fall time, line regulation, load regulation?
EngineerZone®で関連するディスカッションを見る

最近表示した製品