ADH987S

推荐用于新设计

航空航天 3.3V 低噪声直流 1:9 扇出缓冲器 – 4GHz

数据手册 (Rev. B) 产品选型表
产品技术资料帮助

ADI公司所提供的资料均视为准确、可靠。但本公司不为用户在应用过程中侵犯任何专利权或第三方权利承担任何责任。技术指标的修改不再另行通知。本公司既没有含蓄的允许，也不允许借用ADI公司的专利或专利权的名义。本文出现的商标和注册商标所有权分别属于相应的公司。
Viewing:

概述

  • 超低本底噪声：2 GHz 时为 -155 dBc/Hz
  • 与 LVPECL、LVDS、CML 和 CMOS 兼容的输入
  • 多达 8 个差分或 16 个单端 LVPECL 输出
  • 一个可调电源 CML/RF 输出
  • 串行或并行控制、硬件芯片使能
  • 关断电流 < 1 µA

ADH987S 1 至 9 扇出缓冲器适用于低噪声时钟分配。它旨在以快速上升/下降时间生成相对方波输出。ADH987S 的低偏斜输出与其快速上升/下降时间相结合，可实现对下游电路（例如混频器、ADC/DAC 或 SERDES 套件）的受控低噪声开关。在这些应用中，时钟网络带宽足够宽，可以进行方波切换，因此本底噪声特别重要。在以 2 GHz 驱动时，ADH987S 的输出具有 -155 dBc/Hz 的本底噪声。

输入级可以采用多种信号格式（CML、LVDS、LVPECL 或 CMOS），在交流或直流耦合情况下，以单端或差分方式驱动。输入级还采用可调输入阻抗。它具有 8 个 LVPECL 输出和 1 个 CML 输出，可以 3 dB 的幅度调整摆幅/电源电平。

不需要时，可以使用任一硬件控制引脚或在串行端口接口的控制下启用或禁用单独输出级，以便节能。

应用

  • RF/µW
  • 时钟分配
  • 时钟扇出
  • LO 分配
ADH987S
航空航天 3.3V 低噪声直流 1:9 扇出缓冲器 – 4GHz
ADH987S Functional Block Diagram
添加至 myAnalog

将产品添加到myAnalog 的现有项目或新项目中（接收通知）。

创建新项目
提问

参考资料

数据手册 1

控制图纸 1

了解更多
添加至 myAnalog

Add media to the Resources section of myAnalog, to an existing project or to a new project.

创建新项目

最新评论

需要发起讨论吗？ 没有关于 ADH987S的相关讨论？是否需要发起讨论？

在EngineerZone®上发起讨论

近期浏览