シグナルチェーン・デザイナーに追加

AD6623:  104 MSPS, Four-Channel Digital Transmit Signal Processor (TSP)

製品詳細

The AD6623 is a four channel Transmit Signal Processor (TSP) that creates high bandwidth data for Transmit Digital-to-Analog Converters (TxDAC®s) from baseband data provided by a Digital Signal Processor (DSP). Modern TxDACs have achieved sufficiently high sampling rates, analog bandwidth, and dynamic range to create the first Intermediate Frequency (IF) directly. The AD6623 synthesizes multi-carrier and multi-standard digital signals to drive these TxDACs. The RAM-based architecture allows easy reconfiguration for multi-mode applications. Modulation, pulse-shaping and anti-imaging filters, static equalization, and tuning functions are combined in a single, cost-effective device. Digital IF signal processing provides repeatable manufacturing, higher accuracy, and more flexibility than comparable high dynamic range analog designs.

The AD6623 is pin compatible to the AD6622 and can operate in AD6622 compatible control register mode.

Each TSP has five cascaded signal processing elements: a programmable interpolating RAM Coefficient Filter (RCF), a programmable Scale and Power Ramp, a programmable 5th order Cascaded Integrator Comb (CIC5) interpolating filter, a flexible 2nd order Re-Sampling Cascaded Integrator Comb filter (rCIC2), and a Numerically Controlled Oscillator/tuner (NCO). The AD6623 has four identical digital TSPs complete with synchronization circuitry and cascadable wideband channel summation. The outputs of the four TSPs are summed and scaled on-chip. In multi-carrier channel wideband transmitters, a bi-directional bus allows the Parallel (wideband) IF Input/Output to drive a second DAC. In this operational mode two AD6623 channels drive one DAC and the other two AD6623 channels drive a second DAC. Multiple AD6623s may be combined by driving the INOUT[17:0] of the succeeding with the OUT[17:0] of the preceding chip. The INOUT[17:0] can alternatively be masked off by software to allow preceding AD6623s outputs to be ignored.

Each channel accepts input data from independent serial ports that may be connected directly to the serial port of Digital Signal Processor (DSP) chips. The AD6623 utilizes a 3.3V I/O power supply and a 2.5V core power supply. All I/O pins are 5V tolerant. All control registers and coefficient values are programmed through a generic microprocessor interface. Intel and Motorola microprocessor bus modes are supported. All inputs and outputs are LVCMOS compatible.

特長と利点

  • RAM Coefficient Filter (RCF)
    Programmable IF And Modulation For Each Channel
    Programmable Interpolating RAM Coefficient Filter
    p/4 DQPSK Differential Phase Encoder
    3p/8 8-PSK Linear Encoder
    8-PSK Linear Encoder
  • Programmable GMSK Look-Up Table
    Programmable QPSK Look-Up-Table
    All-Pass Phase Equalizer
    Programmable Fine Scalar
    Programmable Power Ramp Unit
  • 18-Bit Parallel Digital IF Output
  • 18-Bit Bi-Directional Parallel Digital
    IF Input/Output
    Allows Cascade Of Chips For Additional Channels
  • Four Independent Digital Transmitters In Single Package
  • Digital Re-Sampling For Non-Integer
    Decimation Rates

Functional Block Diagram for AD6623

資料

タイトル コンテンツの種類 ファイル形式
AD6623: 4チャンネル、104MSPS、デジタル送信信号プロセッサ(TSP) (Rev 0, 04/2002) (pdf, 387 kB)  データシート PDF
AD6623: 4-Channel, 104 MSPS Digital Transmit Signal Processor (TSP) Data Sheet  (Rev A, 09/2002) (pdf, 929 kB)  データシート PDF
AN-851: A WiMax Double Downconversion IF Sampling Receiver Design  (pdf, 262 kB) アプリケーション・ノート PDF
AN-835: 高速A/Dコンバータ(ADC)のテストと評価について  (pdf, 1039 kB) アプリケーション・ノート PDF
AN-835: Understanding High Speed ADC Testing and Evaluation  (pdf, 985 kB) アプリケーション・ノート PDF
Introducing Digital Up/Down Converters: VersaCOMM™ Reconfigurable Digital Converters  (pdf, 63 kB)
Revolutionize your radio architectures
技術関連記事 PDF
Digital Up/Down Converters: VersaCOMM™ White Paper  (pdf, 97 kB) 技術関連記事 PDF
Basics of Designing a Digital Radio Receiver (Radio 101)  (pdf, 77 kB) 技術関連記事 PDF
Smart Partitioning Eyes 3G Basestation
by Brad Brannon and Paul Henricks, Analog Devices, Inc. (EE Times, 10/18/02)
技術関連記事 HTML
Rarely Asked Questions...アナログ・デバイセズに寄せられた珍問/難問集 RAQ(珍問/難問集) HTML
外形寸法図のBSCとは? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
Pwr Dissとは? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
ICの寿命や製品保証の資料は? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
デシケータ管理条件 FAQ(よくある質問) & RAQ(珍問/難問集) HTML
使用温度の規定の見方は? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
半導体用語集 用語集 HTML

設計支援ツール、モデル、ドライバ & ソフトウェア

タイトル コンテンツの種類 ファイル形式
AD6623 IBIS Models IBISモデル HTML

評価用キット / シンボル & フットプリント

シンボル&フットプリントアナログ・デバイセズでは、多岐にわたるCADシステムにおいて、簡単に使用することができる、シンボルとフットプリントのデータを提供しています。

Sampleサンプル&購入

価格、パッケージ、入手性

AD6623 モデル一覧
価格表の見かた

価格は1個当たりの米ドルで、米国内における販売価格(FOB)で表示されておりますので、予算のためにのみご使用いただけます。 また、その価格は変更されることがあります。米国以外のお客様への価格は、輸送費、各国の税金、手数料、為替レートにより決定されます。価格・納期等の詳細情報については、弊社正規販売代理店または担当営業にお問い合わせください。なお、 評価用ボードおよび評価用キットの表示価格は1個構成としての価格です。

沪ICP备09046653号
この製品に対するご感想 X
content here.
content here.

この製品に対するご感想

閉じる