DS1746
量产Y2K兼容、非易失时钟RAM
- 产品模型
- 8
Viewing:
概述
- 集成NV SRAM、实时时钟、晶体、电源故障控制电路和锂能源
- 时钟寄存器的访问方式与静态RAM的访问方式相同。这些寄存器驻留在RAM的前八个位置。
- 世纪字节寄存器（即符合Y2K标准）
- 具有完全的非易失性，在没有电源的情况下可运行超过10年
- BCD编码的世纪、年、月、日期、星期、时、分、秒，自动闰年补偿有效期至2100年
- 电池电压电平指示器标志
- 电源故障写保护支持±10% VCC电源容差
- 锂能源在首次通电之前会断电以保持新鲜度
- 仅DIP模块标准JEDEC字节宽128k x 8静态RAM引脚排列
- 仅PowerCap模块板
- 表面贴装封装便于直接
- 连接到PowerCap包含
- 电池和晶体
- 可更换电池(PowerCap)
- 上电复位输出与其他密度的DS174xP计时RAM引脚兼容
- 还提供工业温度范围：−40°C至+85°C
DS1746是一款全功能、符合2000年标准(Y2KC)的实时时钟/日历(RTC)和128k x 8非易失性静态RAM。用户对DS1746内所有寄存器的访问都通过字节宽接口实现，如图1所示。RTC信息和控制位驻留在RAM的前八个位置。RTC寄存器包含24小时二进制编码十进制(BCD)格式的世纪、年、月、日期、星期、时、分和秒数据。每月的日期和闰年会自动校正。RTC时钟寄存器采用双缓冲，以避免在时钟更新周期过程中访问错误数据。双缓冲系统还可以防止因访问时间寄存器数据而造成的时间损失，因为计时倒计时会持续不断进行。DS1746还包含自己的电源故障电路，当VCC电源处于超出容差的状态时，该电路会取消选择器件。低VCC电平会导致系统操作不可预测，而此功能避免了错误的访问和更新周期，可在此期间防止数据丢失。
参考资料
数据手册 2
可靠性数据 1
设计笔记 4
技术文章 2
ADI 始终高度重视提供符合最高质量和可靠性水平的产品。我们通过将质量和可靠性检查纳入产品和工艺设计的各个范围以及制造过程来实现这一目标。出货产品的“零缺陷”始终是我们的目标。查看我们的质量和可靠性计划和认证以了解更多信息。
| 产品型号 | 引脚/封装图-中文版 | 文档 | CAD 符号，脚注和 3D模型 |
|---|---|---|---|
| DS1746-70+ | Encapsulated Dual-In-Line Module | ||
| DS1746-70IND+ | Encapsulated Dual-In-Line Module | ||
| DS1746P-70+ | PowerCap Module | ||
| DS1746P-70IND+ | PowerCap Module | ||
| DS1746W-120+ | Encapsulated Dual-In-Line Module | ||
| DS1746W-120IND+ | Encapsulated Dual-In-Line Module | ||
| DS1746WP-120+ | PowerCap Module | ||
| DS1746WP-120IND+ | PowerCap Module |
这是最新版本的数据手册
硬件生态系统
| 部分模型 | 产品周期 | 描述 |
|---|---|---|
| 存储器和数据记录器 1 | ||
| DS9034PCX | PowerCap，带有晶振 | |
最新评论
需要发起讨论吗？ 没有关于 DS1746的相关讨论？是否需要发起讨论？
在EngineerZone®上发起讨论