トランシーバーの位相ノイズ分析からわかる外部LO使用時の性能

概要

ソフトウェア無線は、今日の産業界における最先端トピックの1つです。ソフトウェア無線の性能向上は、全機能内蔵型の無線ソリューションをモノリシック集積回路(IC)として提供する無線周波数(RF)トランシーバーの登場によって加速されてきました。アナログ・デバイセズのトランシーバー製品群ではこれらの技術を実現するICを提供しており、あらゆる制御をソフトウェアで行う数多くの無線設計に広く使用されています。しかしながら、これらのデバイスの使用に関してまだ検討余地のある領域の1つが、低位相ノイズ・アプリケーション向けの能力です。本稿では、外部周波数を使用する場合に焦点を当て、この高集積の無線周波数IC(RFIC)の位相ノイズ性能を評価します。

外部ローカル発振器(LO)使用時のアナログ・デバイセズのADRV9009トランシーバーの測定結果は、低ノイズLOを使用すれば位相ノイズを大幅に改善できることを示しています。ここでは、位相ノイズへの影響の観点からトランシーバーのアーキテクチャを説明します。一連の測定を通じ、残留位相ノイズや付加位相ノイズは、DAC出力における設定周波数の関数として取り出されます。このノイズへの影響と、LOとリファレンス両方の入力周波数の位相ノイズを使用して、送信出力における合計位相ノイズを予測することができます。このようにして得た予測値を、測定結果と比較します。

はじめに/背景

位相ノイズは、無線設計において信号品質の特性評価を行う際の重要な基準の1つです。アーキテクチャの決定段階においては、位相ノイズに関する条件をできるだけ経済的な方法で満たすことができるよう、多くの努力が払われます。

ADRV9009トランシーバーでの測定結果は、選択した実装に応じて、実現し得るノイズ性能に大きな差が出ることを示しています。内部LO機能を使用した場合の位相ノイズは、内蔵されているICベースのフェーズ・ロック・ループ(PLL)と電圧制御発振器(VCO)によって決定されます。内部LOは、大多数の通信アプリケーションに使用できるように設計されています。位相ノイズ性能の向上が求められるアプリケーションでは、低位相ノイズのソースを外部LOとして使用すれば、位相ノイズを大幅に改善することができます。

図1は、ADRV9009トランシーバーでは10kHzから100kHzのオフセット範囲で、40dB以上の位相ノイズを低減可能であることを示しています。これらの値の測定条件は以下のとおりです。内部LOを使用した測定時には、8MHzのDAC出力に対してLO周波数を2.6GHzに設定しました。また、外部LOを使用した測定時には、Rohde & SchwarzのSMA100BをLOソースとして使用しました。更にLOパスには内部分周器があるので、2.6GHzのLO周波数に対してジェネレータを5.2GHzに設定し、HolzworthのHA7402位相ノイズ・アナライザを使って測定しました。

図1 ADRV9009トランシーバーの位相ノイズ測定値。内部LO機能使用時は、ICベースのPLL/VCOによって位相ノイズが制限されます。また、低位相ノイズの外部LOを使用すれば、位相ノイズを大幅に改善することができます。

図1 ADRV9009トランシーバーの位相ノイズ測定値。内部LO機能使用時は、ICベースのPLL/VCOによって位相ノイズが制限されます。また、低位相ノイズの外部LOを使用すれば、位相ノイズを大幅に改善することができます。

ADRV9009トランシーバー

ADRV9009は、アナログ・デバイセズのトランシーバー製品群で最も新しい製品です。トランシーバーのアーキテクチャを図2に示します。このトランシーバーは送信と受信の両方を行うデュアル・チャンネル無線であり、ダイレクト・コンバージョン・アーキテクチャ1を採用したモノリシックICとして実装されています。デジタル処理には、直交誤差補正、DCオフセット、LOリークなどのアルゴリズムが含まれ、ダイレクト・コンバージョン・アーキテクチャで実現される性能を有効にします。このトランシーバーは、RFからデジタルへの変換に必要な機能をすべて備えています。RF周波数は最大6GHzまでサポートされており、JESD204BインターフェースはASICやFPGAベースのプロセッサとの高速データ・インターフェースとして機能します。

図2 ADRV9009トランシーバーの機能ブロック図。

図2 ADRV9009トランシーバーの機能ブロック図。

無線はリファレンス周波数入力に同期されます。複数のPLLが、コンバータ・クロック、LO、デジタル・クロックを含むリファレンスに対して位相をロックします。外部LO使用時は、この内部LO PLLをバイパスすることができます。LOパスのPLLまたは外部LO入力とミキサー・ポートの間には、分周器があります。これは、ダイレクト・コンバージョン・アーキテクチャに必要な直交LO信号を生成するために使われます。コンバータ・クロックとLOは、実現可能な位相ノイズに直接影響しますが、これについては位相ノイズに関係する要素を評価する際に詳しく検討します。

位相ノイズに影響する要因の検討

送信出力の位相ノイズに影響する要因はいくつかあります。ダイレクト・コンバージョン波形発生器アーキテクチャの簡略化ブロック図と、位相ノイズに影響する主な要因を図3に示します。

図3 ダイレクト・アップコンバージョンのブロック図と対応する位相ノイズへの影響要因。

図3 ダイレクト・アップコンバージョンのブロック図と対応する位相ノイズへの影響要因。

トランシーバーの位相ノイズを詳しく分析する前に、いくつかの基本原理を確認しておきましょう。逓倍器や分周器における位相ノイズの増減は20logNで表されます。ここで、Nは入力周波数と出力周波数の比です2。これはダイレクト・デジタル・シンセサイザ(DDS)にも当てはまり、クロック・ノイズの影響はDDS出力周波数に応じ20logNで増減します。考慮すべきもう1つの領域は、PLLの位相ノイズの伝達関数です3。PLLに注入されるリファレンス周波数は、出力と共にどちらも周波数比の関数として増減しますが(逓倍器と同様)、ループ帯域幅(BW)と選択したループ・フィルタのタイプに基づいてローパス・フィルタの影響も受けます。

これらの原則をトランシーバーに適用すると、様々な影響要因を調べることができます。トランシーバーに注入する周波数は2種類、つまりLO周波数とリファレンス周波数です。LO周波数は位相ノイズ出力に直接影響しますが、ミキサーへの直交LO信号の生成に使われる内部分周器内で6dB減少します。リファレンス周波数の影響度を決定する要因は複数あります。リファレンス周波数は、クロックPLL内のDACクロックを生成するために使われます。リファレンス周波数によるクロック出力のノイズは、PLLのノイズ伝達関数によって増減し、更にDACクロックとDAC出力周波数の比にも影響されます。この影響は、PLLのBWに基づいてローパス伝達関数を適用することにより、DAC出力周波数に対するリファレンス周波数のスケーリングに単純化することができます。

次に、トランシーバーICの位相ノイズの影響を考えます。送信パス内には、そのすべての回路コンポーネントから加わる残留ノイズがあります。ICのノイズに影響する要因の1つがDAC出力の付加ノイズで、これはDAC出力周波数の関数として変化します。これは2つの残留位相ノイズ項、つまり周波数に依存しないノイズへの影響と周波数に依存するノイズへの影響にまとめることができます。周波数依存ノイズは、DAC出力周波数の変化に応じ20logNで増減します。周波数非依存ノイズは固定値で、トランシーバーICの位相ノイズ・フロアに影響します。

ICの残留ノイズの影響を周波数依存の影響要因と非依存の影響要因の関数として取り出すために、図4に示すように一連の位相ノイズを測定しました。

図4 位相ノイズ変化に影響する要因の取り出しに使用した位相ノイズ測定値。

(a). The Reference Frequency and LO Frequency.

図4 位相ノイズ変化に影響する要因の取り出しに使用した位相ノイズ測定値。

(b). The Transceiver Transmit Output Phase Noise.

図4 位相ノイズ変化に影響する要因の取り出しに使用した位相ノイズ測定値。

(c). The Transceiver Residual Phase Noise.

図4 位相ノイズ変化に影響する要因の取り出しに使用した位相ノイズ測定値。

位相ノイズ測定に使用したテスト・セットアップを図5に示します。トランシーバーのLO周波数入力の測定にはRohde & SchwarzのSMA100Bを、リファレンス周波数入力の測定にはSMA100Aを使用しました。また、位相ノイズテスト・セットにはHolzworthのHA7402Cを使用し、絶対位相ノイズの測定時には、トランシーバーの送信出力をテスト・セットに注入しました。残留位相ノイズ測定には3つのトランシーバーが必要で、テスト・セット内のミキサーのLOポートとして追加のトランシーバーを使用すれば、リファレンス周波数とLO周波数によるノイズへの影響を測定から除去することができます。

図5 位相ノイズ測定に使用したテスト・セットアップ。

(a). Absolute Phase Noise Measurement.

図5 位相ノイズ測定に使用したテスト・セットアップ。

(b). Residual Phase Noise Measurement.

図5 位相ノイズ測定に使用したテスト・セットアップ。

図4の測定データを評価することによって、トランシーバーICの周波数依存の位相ノイズ影響要因と周波数非依存の影響要因を取り出しました。予想値を図6に示します。予想値は、測定データに対する曲線近似と、1MHzを超えるオフセット周波数で位相ノイズ・フロアに適用される閾値設定の両方から得たものです。

図6 トランシーバーの残留位相ノイズに影響する要因。これらの曲線は図4の測定データから取り出したものです。

図6 トランシーバーの残留位相ノイズに影響する要因。これらの曲線は図4の測定データから取り出したものです。

絶対位相ノイズの測定と予想

上述したように位相ノイズへの様々な影響要因を評価することにより、DAC出力周波数とLOおよびリファレンスに使用する発振器に基づいて、予測値を計算することができます。測定結果と予想結果を図7に示します。

図7 外部LO使用時の位相ノイズの測定値と予想値。LOはトランシーバーの中心周波数2.6GHzに合わせて5.2GHzに設定。DACの出力周波数は12.5MHz~100MHzの範囲で変化。結果は予想可能で、この分析方法を他の周波数にも拡張可能であることを示しています。

(a). DAC Ouput = 12.5 MHz.

図7 外部LO使用時の位相ノイズの測定値と予想値。LOはトランシーバーの中心周波数2.6GHzに合わせて5.2GHzに設定。DACの出力周波数は12.5MHz~100MHzの範囲で変化。結果は予想可能で、この分析方法を他の周波数にも拡張可能であることを示しています。

(b). DAC Output = 25 MHz.

図7 外部LO使用時の位相ノイズの測定値と予想値。LOはトランシーバーの中心周波数2.6GHzに合わせて5.2GHzに設定。DACの出力周波数は12.5MHz~100MHzの範囲で変化。結果は予想可能で、この分析方法を他の周波数にも拡張可能であることを示しています。

(c). DAC Output = 50 MHz.

図7 外部LO使用時の位相ノイズの測定値と予想値。LOはトランシーバーの中心周波数2.6GHzに合わせて5.2GHzに設定。DACの出力周波数は12.5MHz~100MHzの範囲で変化。結果は予想可能で、この分析方法を他の周波数にも拡張可能であることを示しています。

(d). DAC Output = 100 MHz.

図7 外部LO使用時の位相ノイズの測定値と予想値。LOはトランシーバーの中心周波数2.6GHzに合わせて5.2GHzに設定。DACの出力周波数は12.5MHz~100MHzの範囲で変化。結果は予想可能で、この分析方法を他の周波数にも拡張可能であることを示しています。

影響要因は以下の要領で計算しました。

  • LOによる位相ノイズへの影響:図4に示す測定LO位相ノイズを使用し、トランシーバーICに内蔵された分周器を考慮して値を6dB小さくしました。
  • リファレンスによる位相ノイズへの影響:図4の測定リファレンス・ノイズを開始点として使用します。トランシーバー内のクロックPLLのループBWは数百kHzあるので、同様のBWを持つ2次ローパス・フィルタをリファレンス・ノイズに対して使用しました。DAC出力周波数とリファレンス周波数の比をNとすると、このノイズの増減は20logNで表されます。
  • ICの影響:図6の曲線を使用しました。

測定結果と予想値はかなり近い値を示しており、グラフを見れば、どの影響要因がどのオフセット周波数を支配しているかがわかります。約5kHzより下のオフセット周波数では、最初のLOが支配的です。オフセットが約1MHzを超えると、ICの残留ノイズが支配的になります。約10kHzから約500kHzの中間オフセット周波数では、DAC出力周波数が主な要因となります。これ以上のDAC出力周波数では、ICの周波数依存ノイズが支配的となります。DACの出力周波数が低くなるとICの影響も小さくなり、ある点からはLO周波数が再び性能を支配します。

外部LOに関する考慮事項

外部LOを使用する設計については、実際に即した検討を行う必要があります。特に制限となり得る項目は2つあります。

  • 内部分周器を使う場合は、起動時や外部LO切り替え時の位相に不確実性が生じます。内部LOにはRF位相同期機能が含まれていますが、これは外部LOには使用できません。
  • 外部LOへの切り替え時にはQECアルゴリズムのセトリング時間があり、これが周波数変更直後の間、スプリアス信号として影響を与える可能性があります。

これらの項目はどちらもマルチチャンネル・システムの複雑化、つまりトランシーバーの瞬時帯域幅より広い動作帯域内での動的なホッピングにつながります。将来的なトランシーバーではこれらの制限は解決されると思われますが、本稿作成時点では、ADRV9009を外部LOで使用する場合、この種の問題は避けられません。

このように複雑化するという問題は存在しますが、外部LOの位相改善を利用できるアプリケーションは多数あります。これらには、動的ホッピングに関する条件がそれほど厳しくないシングル・チャンネル・システムやチャンネル数の少ないシステム、あるいは固定LO周波数のマルチチャンネル・システムが含まれます。

外部LOの位相ノイズ性能が利点となり得るアプリケーションは、比較的狭帯域のフェーズド・アレイです。このアプリケーションでは、動作周波数を広範に選ぶことのできる汎用的な波形発生器やレシーバーの設計にトランシーバーを使うのが有用な選択であり、この場合は動作時または最終的なLO実装時に特定の帯域を選択します。

動作帯域がトランシーバーの瞬時帯域幅内にあるフェーズド・アレイ・システムでは、外部LOを単一周波数とすることができ、この場合、外部LOを備えたフェーズド・アレイにトランシーバーを使用することは極めて実用的なオプションとなり得ます。システムの位相ノイズを評価する場合、リファレンス周波数ソースの発振器は、リファレンス周波数によるノイズへの影響がLOによるノイズへの影響よりはるかに小さくなるように選ぶことができます。トランシーバーのアレイに配分される共通のLOがある場合は、システム内でコヒーレントに結合されたトランシーバー数が増えるのに応じてICによるノイズへの影響は減少し、システムへの影響は外部LOによるものが支配的になります。したがって、システム・エンジニアリングによるノイズ分析が容易になります。ノイズが共通のLOに支配されている状態ならば、中心的なLO設計のコストと性能のトレードオフを最適化することにエンジニアリング上の努力を集中させることができます。

まとめ

本稿では、外部LOを使用した場合のADRV9009トランシーバーの位相ノイズを予測する方法について述べてきました。この方法では、リファレンス発振器、LOソース、およびトランシーバーからの影響を、DAC出力周波数の関数として追跡することができます。測定結果と予測結果は非常によく一致しており、他の周波数ソースと共に使用した場合も、この方法を応用してトランシーバーの能力を分析できることを示しています。また、この方法は非常に一般的なものでもあり、あらゆる波形発生器設計に適用することができます。

低位相ノイズのLOソースを作成することに努めれば、外部LOを使用することによって、測定位相ノイズ性能を大幅に向上させることができます。本稿の目的は、アーキテクチャ・オプションの評価にあたってシステム設計者に幅広い選択肢を提供することにあります。外部LO入力の低位相ノイズ・アプリケーションにトランシーバーを使用する設計者に対して、様々な条件下でシステム・レベルの位相ノイズを評価するための基礎を提供します。

参考資料

1 Peter Delos. 「広帯域RFレシーバー・アーキテクチャ・オプションの検討」アナログ・デバイセズ、2017年2月

2Active Multipliers and Dividers to Simplify Synthesizers. ”Microwave Journal, June 2007.

3 Peter Delos. “Phase-Locked Loop Noise Transfer Functions.” High Frequency Electronics, January 2016.

Breitbarth, Jason. “Cross-Correlation in Phase NoiseAnalysis.”Microwave Journal, February 2011.

Breitbarth, Jason and Joe Koebal. “Additive (Residual)Phase Noise Measurement of Amplifiers, Frequency Dividers, and Frequency Multipliers.” Microwave Journal,2008.

HA7402C Phase Noise Analyzer Engine.” Holzworth Instrumentation, Inc., June 2018.

Walls, Warren F. “Cross-Correlation Phase Noise Measurements.”Proceedings of the 1992 IEEE FrequencyControl Symposium, May 1992.

Peter Delos

Peter Delos

Peter Delosは、アナログ・デバイセズ(米国ノースカロライナ州グリーンズボロ)の航空宇宙/防衛グループに所属するテクニカル・リードです。1990年にバージニア工科大学で電気工学の学士号を、2004年にニュージャージー工科大学で電気工学の修士号を取得しています。 業界で25年以上の経験を有し、そのほとんどで、アーキテクチャ・レベル、PWBレベル、ICレベルでの先進的なRF/アナログシステムの設計に携わってきました。現在は、フェーズド・アレイ・アプリケーション用高性能レシーバー、波形発生器、シンセサイザの小型化に向けた設計に注力しています。