RF PLL位相同期機能を備えたSDRをMassive MIMOシステムやフェーズド・アレイ・システムに使用してアンテナ・キャリブレーションを簡素化

概要

本稿では、アナログ・デバイセズのソフトウェア無線(SDR)が持つ無線周波数(RF)フェーズ・ロック・ループ(PLL)位相同期機能に焦点を当てます。この機能は、特に大規模アンテナ・アレイを採用するシステムにおいて、アンテナ・キャリブレーションの複雑さを緩和する助けとなります。同期の制御と構成については、ユーザ・ガイド1に記載されています。本稿では、そのアプリケーションと利点に重点を置きます。

位相コヒーレント信号

コヒーレンスとは、1つの波の各種物理量間に存在する関係性、または2つ以上の波の間に存在する関係性を決定する波の特性です。エレクトロニクスでは、物理的なシステムが連続波およびクロック信号の位相、周波数、振幅を処理します。一般的に、時間の経過に伴う2つの信号の位相差が一定で安定している場合、それらの信号は位相コヒーレントです。2つの信号の位相と時間の関係を図1aに示します。これら2つの信号間では位相が一定なので、両者の位相関係はコヒーレントです。図1bは、システムの基準信号の開始位相を、異なるパワーアップ・サイクルで比較したものです。この場合も、どのパワーアップでもコヒーレントな位相関係であることが分かります。しかし、図1cの例ではパワーアップごとに信号が任意の位相で開始されているため、位相はインコヒーレントになっています。 

図1. 時間に伴うコヒーレントな位相関係とインコヒーレントな位相関係の例

図1. 時間に伴うコヒーレントな位相関係とインコヒーレントな位相関係の例

マルチチャンネル・システムおよびマルチアンテナ・システムにおける位相の不完全性とその軽減法

フェーズド・アレイ・システムやMassive MIMOシステムは、複数のアンテナと複数のRFチャンネルを使用します。デジタル・バック・エンドからアンテナ・アレイにいたるまで、複数プレーンにおける位相コヒーレンスとタイミング同期は、このようなシステムに求められる主要な条件です。例えば、中間アクセス・レベルではフレーム同期が必要です。デジタル・インターフェースにはコヒーレンシが求められ(例えば確定的遅延)、複数のチャンネルに複数のコンバータまたはチップを使用するサンプリングでは、同期の必要があります。また、無線周波数の生成時には複数のローカル発振器(LO)間での位相コヒーレンシが不可欠であり、アンテナ・アレイのエレメント間には確定的な位相関係が必要です。したがって、様々な段階でコヒーレントな関係を維持することは、極めて重要かつ基本的な条件です。しかし、実際にこれを実現するのは容易ではありません。現実的な問題として、部品ごとの変動、プリント回路基板上のパターン、コンポーネントの非直線性、結合効果、分周器の比率、ハードウェアの経年変化、クロック・ドリフト、温度ドリフト、ローカル発振器のドリフトといった側面が存在するからです。

1つのシステムに複数のRF LOを使用する場合、LOの位相ドリフトはチャンネルや時間によって変化するので、これが変動要因として追加されます。コヒーレントなRF LO信号を生成するにあたっては、様々なアーキテクチャ・オプションが存在します。

RF LO分配:共通LOによって生成されたLO信号がシステム内に分配されます。これには無線周波数を使用するので容易なタスクではなく、RF損失とRFカップリングが存在するために非常に難しい作業となります。

リファレンス・クロック分配:RF損失を避けるために、ローカルでLO信号を生成します。しかし、PLLや電圧制御発振器(VCO)には変動があるので、個々に生成したLO信号を同期するために特別な努力が必要になります。

集積化トランシーバー・チップに基づく、マルチチャンネルおよびマルチアンテナRFサブシステム・アーキテクチャの例を図2に示します。オンチップ周波数シンセサイザ(PLL)とRF LO生成用VCOがあります。リファレンス・クロックはトランシーバー・チップの外部で生成されて、各チップのデバイス・クロック入力に個別に分配されます。リファレンス・クロックのその後のスケーリングと分配は、チップ上で行われます。図2には、システム・リファレンス・クロックからアンテナまでの伝搬経路の詳細が示されています。経路は異なるセグメントに分けることができ、それぞれのセグメントが伝搬遅延に関与します。伝搬遅延の変動によって位相差が生じ、更にそれによってシステムの位相コヒーレンシに乱れが生じます。

図2. マルチチャンネル・システムおよびマルチアンテナ・システムにおける位相の不完全性の発生源。

図2. マルチチャンネル・システムおよびマルチアンテナ・システムにおける位相の不完全性の発生源。

実際に生じるこの不完全性を緩和するために、各種のキャリブレーション手法が使われます。特定のキャリブレーション方法を使用することによって、未知の要因を特定し、それを適切な方法で修正することができます。位相差があるために、フェーズド・アレイ・システムやMassive MIMOシステムのRFチャンネルの周波数応答は、チャンネルごとに異なります。更に、本質的に時間によって異なります。システム内の測定可能な静的要因は、工場出荷時のキャリブレーションを通じて補償されます。配置に関係する要因は初期キャリブレーションを使って軽減できますが、これは各システムのスタートアップ時に実行することもできます。動的要因と時間的な変動要因を軽減するには、定期的にアンテナのキャリブレーションを行う必要があります。温度ドリフトに加え、LOの位相ドリフトはこのような動的要因の1つで、チャンネルの違いや時間の経過によって変動します。動作中にこれらのキャリブレーションを実行すると、時間周波数などの貴重なシステム・リソースが消費されます。したがって、キャリブレーション作業に必要なリソースを最小限に抑えながら最大限のシステム性能を実現するという、最適化の問題が表面化してきます。

RF PLL位相同期機能を使用してキャリブレーションを簡素化

ADRV9009は、アナログ・デバイセズのRadioVerse®ポートフォリオに含まれるデュアルチャンネルの高集積化SDRです。このデバイスは、デジタルIQビットをRFに変換する2つの送信チャンネルと、RFをデジタルIQビットに変換する2つの受信チャンネルを備えています。ベースとなっているのはゼロIFアーキテクチャで、これはシステムの消費電力を最小限に抑え、トランスミッタとレシーバーの非常に優れたRF性能を実現します。このデバイスは、オンチップ機能を使って必要なすべての周波数を生成でき、外付け部品を使用する必要はありません。オンチップ周波数シンセサイザは3個内蔵されており、そのうちの1個がRF LOシンセサイザです。更に、各シンセサイザはVCOとループ・フィルタを内蔵しています。この高レベルの集積化と優れた性能により、周波数生成時には、サポートされている周波数範囲の全域にわたって高い柔軟性が実現されます。

デジタル側では、ADRV9009はデジタル・データ転送を行うシリアル・インターフェース用にJESD204Bプロトコルを採用しています2。これにより、JESD SYSREF信号を使用するマルチチップ同期に対応できるようになっています。したがって、大規模フェーズド・アレイ・システムやMassive MIMOシステムの作成に最適です。

マルチチップ同期に加えて、ADRV9009は、内部で生成した複数のLO信号を位相コヒーレントにして入力リファレンス・クロックに同期することを可能にする、RF PLL同期機能も備えています。この機能に基づき、大規模システムで以下の機能を簡単に実現することができます。

  • パワーアップ時の位相コヒーレンシ:各電源サイクルで一定の確定的かつ安定した位相値
  • 動作時の位相コヒーレンシ:スタートアップ後の位相値のトラッキング
  • 複数デバイス間での位相コヒーレンシ:更にマルチチップ同期をサポート

キャリブレーション・アルゴリズムには、デジタル・ハードウェアの計算リソースとメモリ・リソースが必要です。例えば、アルゴリズムは一般的にベースバンド処理チェーン内に実装され、FPGA/DSPリソースを使用します。この機能は、システム・キャリブレーション時の消費電力とリソースを間接的に減らします。したがって、この機能をイネーブルすると、システムの全体的な性能と効率が最適化されます。キャリブレーション・アルゴリズムが複雑なため、初期化を完了して安定したシステム状態になるまでにより長い時間が必要になりますが、この時間は、初期化時にRF PLL同期機能をイネーブルすることによって最小限に抑えることができます。キャリブレーション・ルーチンは、LO位相のドリフト(特に温度によるもの)をトラッキングするために、定期的に実行されます。キャリブレーションを行わないと、これらのドリフトがマルチアンテナ・システムのビームフォーミング・パターンに影響を与えます。RF PLL同期トラッキング機能の助けを借りることで、必要なビームフォーミング性能を維持しながら、キャリブレーションの頻度を最小限に抑えることができます。位相同期機能の制御には4つの動作モードがあります。

  • モード1:RF PLL同期機能を無効化。
  • モード2:初期化時のみRF PLL同期を有効化。
  • モード3:初期化時にRF PLL同期を行って1回だけトラッキング。
  • モード4:継続的なRF PLL位相トラッキング。

図3は、マルチチップおよびマルチチャンネル環境で、複数のパワーアップ・サイクルの位相差を測定した結果を示しています。測定セットアップには、2つの同じ評価用ボードを使って構成した4つのRFチャンネルが含まれており、その1つがADRV9009-W/PCBZです。ベクトル・ネットワーク・アナライザの助けを借りて、複数のトランスミッタ出力信号間の位相差の変化を、パワーアップ・サイクルごとに測定しています。詳細についてはユーザ・ガイド1を参照してください。

図3 RF PLL位相同期サイクルを通したトランスミッタ出力の位相比較1(RF同調周波数 = 1800MHz)。

図3 RF PLL位相同期サイクルを通したトランスミッタ出力の位相比較1(RF同調周波数 = 1800MHz)。

測定は5つのパワーアップ・サイクルについて行い、異なる動作モードで比較を行いました。システムは、RF PLL同期機能を有効化せずにスタートさせています。図からは、各パワーアップ・サイクルでの位相関係はランダムであることが分かります。RF PLL同期機能を有効化した後は、5つの相対位相値すべてが、±2ºの範囲で再現性のある値に収束しています。継続的なトラッキングをイネーブルすると、相対位相値はある程度の遅延に維持されます。この遅延によって相対位相が1ºから2º増大するので、図には数値に僅かな変化が生じています。この機能を使用すれば、確定的な誤差範囲内で安定した位相値を実現することができます。これは動的要因の影響を軽減して、システムの全体的な同期とキャリブレーションを容易にします。

まとめ

RF PLL同期機能は、ADRV9009デュアルチャンネル・トランシーバーを含め、アナログ・デバイセズが提供する次世代の高集積化SDRに実装されています。このデバイスを使って大規模アンテナ・アレイ・システムを構築すれば、RF PLL同期機能を利用して、アンテナのキャリブレーションを簡素化できます。この機能には異なる動作モードがあり、アプリケーションの条件に従って使用モードを選択できます。機能の制御と構成は、ソフトウェアAPI機能を使用するだけで行うことができます。RF PLL同期の機能と使用法の詳細については、ADRV9009のユーザ・ガイド1を参照してください。

参考資料

1 UG-1295 Hardware Reference Manual for the ADRV9008-1, ADRV9008-2, and ADRV9009.

2 JESD204B Serial Interface and JEDEC Standard Data Converters. アナログ・デバイセズ

謝辞

本稿の執筆にあたってはアナログ・デバイセズのVinod Gopalakirshnanから思慮に富んだ助言を得ました。同氏の助言に感謝します。

Danish Aziz

Danish Aziz

アナログ・デバイセズのスタッフ・アプリケーション・エンジニア。RF製品およびシステムのエキスパート。テクニカル・セールス・チームのメンバーとして、EMEA地域の顧客拡大とテクニカルサポートを推進。専門はオートモーティブ、産業、防衛、携帯電話用のワイヤレス接続アプリケーション。5GAA(5G Automotive Association)のアナログ・デバイセズ代表。

2017年のアナログ・デバイセズ入社以前は、研究開発エンジニアとしてドイツのベル研究所に勤務。3G、4G、および5Gシステムの標準化に貢献。ヨーロッパおよびドイツが出資するいくつかの主要研究プロジェクトにベル研究所の代表として参加。国際的な論文審査の対象となるワイヤレス通信関連のIEEEプラットフォームに発表された25以上の学術論文を単独または共同で執筆。20以上の有効な公開国際特許を保持。

シュツットガルト大学で電気工学の博士号と修士号を、パキスタンのカラチにあるN.E.D.大学で電気工学の学士号を取得。