フェーズド・アレイ・レーダー向けの小型 プラットフォームに最適なトランシーバーIC

概要

フェーズド・アレイ・レーダー・システムでは、数多くの送受信チャンネルを使用します。従来、そうしたシステム向けのプラットフォームは、送信用(Tx)と受信用(Rx)に別のIC を使って構築されていました。例えば、Tx 回路の構成要素であるD/Aコンバータ(DAC)と、Rx 回路の構成要素であるA/D コンバータ(ADC)として独立したIC を使用するといった具合です。しかし、所望の機能を実現するには、非常に多くのチャンネルが必要です。そのため、集積度の低いIC を使用すると、システムのフットプリント、コスト、消費電力が著しく増加してしまいます。また、製作の工程やキャリブレーションの作業が複雑になり、システムを市場に投入するまでの時間も長くなりがちです。そこで、最近では、従来とは異なるアプローチが採用されるようになりました。それは、従来個別のIC で実現していた多数の機能を1 つに統合したトランシーバーIC を使用するというものです。複数のDAC やADC をはじめとする多数の機能ブロックを集積したIC を使用して、多チャンネル/小型のフェーズド・アレイ・レーダー向けプラットフォームを構築するのです。そうすれば、コストと消費電力を抑えつつ、市場投入までの期間を短縮することが可能になります。

トランシーバーICの概要

図1に示したのが、複数の機能を1つに統合したトランシーバーIC「ADRV9009」のブロック図です。この12mm×12mmのモノリシックICには、DAC、ADC、LO(局部発振器)シンセサイザ、マイクロプロセッサ、ミキサーなどが集積されています。2つのTxチャンネルと2つのRxチャンネルにデジタル信号処理用のブロック(DSP)を組み合わせることにより、システムに必要な瞬時帯域幅を達成します。お客様のプラットフォーム上で、このトランシーバーICを容易に使いこなせるようにするために、API(Application Programming Interface)も提供されています。増幅/減衰の制御は、同ICが内蔵するフロントエンド回路によって行います。初期化/トラッキング用のキャリブレーション・ルーチンも備えているので、通信/防衛用の多くのアプリケーションに求められる性能を達成することができます。

図1. ADRV9009のブロック図。数多くの機能を1つに統合したトランシーバーICの一例です。

図1. ADRV9009のブロック図。数多くの機能を1つに統合したトランシーバーICの一例です。

この種のトランシーバーICでは、REF_CLKという単一のリファレンス・クロック信号を供給するだけで、トランスミッタ/レシーバーに必要なすべてのクロック信号が生成されます。内蔵フェーズ・ロック・ループ(PLL)により、DAC/ADCのサンプリング、LOの生成、マイクロプロセッサによる処理に必要なすべてのクロックが生成されるということです。内部LOの位相ノイズがお客様のアプリケーションで求められるレベルまで抑えられていない場合には、位相ノイズの小さい独自の外部LOを供給することも可能です。

ADRV9009からのデータは、JESD204Bのインターフェースを介して入出力されます。JESD204Bは、マルチギガビットに対応する標準のシリアル・データ・インターフェースです。これにより、大量のデータを同時に受信/送信することができます。トランシーバーICを用いた新しいソリューションを採用すれば、市場投入までの期間を短縮可能なインターフェース用のIP(Intellectual Property)を提供することが可能です。デタミニスティック( 確定的) な遅延とデータの同期が必要な場合には、ADRV9009が内蔵するマルチチップ同期(MCS:Multichip Synchronization)機能を利用します。それにより、ILAS(Initial Lane Alignment Sequence)でマスタのタイミング・リファレンスとして機能するSYS_REF信号を生成することができます1

また、ADRV9009が内蔵するRF対応PLLの位相同期機能を利用すれば、Tx/RxチャンネルのLOの位相を、マスタのリファレンス・クロックの位相に対して確定的なものにすることができます。PLLの位相同期機能とMCS機能を併用することで、ソフトウェアによる同ICの初期化時、周波数のチューニング時、無線のオン/オフの切り替え時に位相アライメントの複製を行うことが可能です。図2は、PLLの位相同期機能を有効/無効にした際の挙動を示したものです。

図2. RF対応の内蔵PLLが備える位相同期機能の効果。システムの位相をマスタのリファレンス源に対して確定的なものにすることができます。
図2. RF対応の内蔵PLLが備える位相同期機能の効果。システムの位相をマスタのリファレンス源に対して確定的なものにすることができます。

図2. RF対応の内蔵PLLが備える位相同期機能の効果。システムの位相をマスタのリファレンス源に対して確定的なものにすることができます。

複数のトランシーバーICを使用する

システムによっては、レシーバーとトランスミッタが3つ以上必要になることがあります。その場合、複数のトランシーバーICを使用すれば、モノリシックICのTx/Rxチャンネルによる小型化のメリットを享受することができます。具体的には、図3に示したように、SYS_REFの同時パルスを使用して、すべてのICの内部分周器を同時にトリガします。それにより、複数のトランシーバーICの間で同期をとることが可能になります。SYS_REFは、クロックICまたはベースバンド・プロセッサによって生成できます。遅延の大きさについてはプログラムすることが可能なので、様々なICに対する経路長の不整合の問題を解消することができます。言い換えると、複数のIC間でデータ・パスとLOの両方を確定的なものにすることができます。

図3. 複数のトランシーバーICの使い方。この方法により、システムのチャンネル数を増やすことができます。

図3. 複数のトランシーバーICの使い方。この方法により、システムのチャンネル数を増やすことができます。

トランシーバーICがプラットフォームの要に

上記の方法を採用すれば、同期のとれたADRV9009を使用して、チャンネル数を増やすことができます。その場合、フェーズド・アレイ・レーダー向けのプラットフォームにおいて、同ICが要のデバイスとして機能することになります。複数のトランシーバーICを使用して、位相と振幅の整合がとれたTx/Rxチャンネルを構築すれば、システム・レベルのダイナミック・レンジ、スプリアス、位相ノイズの面で性能が向上するということが実証されています。

ADRV9009は、数値制御発振器(NCO)、デジタル・アップコンバータ(DUC)、デジタル・ダウンコンバータ(DDC)といったDSP機能を備えています。それらを使用すれば、システム・レベルのスプリアス相関除去を1つのIC上で実現できます2

複数のトランシーバーICを使用してレシーバーのチャンネルを構成すると、システム・レベルのノイズ・スペクトル密度(NSD)とスプリアス性能が向上します。すなわち、チャンネルのフルスケール出力を維持しつつ、システムの実質的なノイズ・フロアを低下させることができます。その結果として、フェーズド・アレイ・レーダー・システムのダイナミック・レンジが向上します。図4は、複数のトランシーバーICを使用して構築したシステムの評価結果です。最大8つのRxチャンネルを用意し、フェーズド・アレイ・システムのビット数を実質的に増加させています。1チャンネルの場合と8チャンネルの場合を比較すると、後者では、NSDとノイズ・フロア(赤色の線)の計算値が約6dB改善している点に注目してください。8チャンネルを実現するために4つのトランシーバーICを使用していますが、独立した非相関のLOが4つ存在する(NLO = 4)ことから、このような結果が得られています。この改善効果は、以下の式によって求められます。

数式1

この式による計算結果は、実際にトランシーバーICを使った評価結果とほぼ一致します。また、望ましくない周波数のイメージは非相関的に加算されるので、システム・レベルのスプリアス性能も改善されます。チャンネル数の増加に伴って、改善の度合いは更に高まるので、スケーラブルなシステムが得られると言うことができます。

図4. システム・レベルの評価結果。ADRV9009を使用してRxチャンネルを構成すると、NSDが低下し、ダイナミック・レンジが向上します。
図4. システム・レベルの評価結果。ADRV9009を使用してRxチャンネルを構成すると、NSDが低下し、ダイナミック・レンジが向上します。

図4. システム・レベルの評価結果。ADRV9009を使用してRxチャンネルを構成すると、NSDが低下し、ダイナミック・レンジが向上します。

また、複数のトランシーバーICを使用し、各チャンネルの位相を合致させて結合すると、フェーズド・アレイ・システムの位相ノイズが改善されます。図5に、位相ノイズ性能の改善効果を表す評価結果を示しました。上から3つの曲線は、4つのトランシーバーICが備える内部LOを使用して、8個のTxチャンネルを構成した場合の結果です。ご覧のとおり、位相ノイズ性能が改善しています。これも、独立した非相関のLOが4つ存在する(NLO = 4)ことで得られる効果です。Txチャンネルを1つから8つにすると、位相ノイズが約6dB改善されています。チャンネル数を増やすと、フェーズド・アレイ・レーダー・システムの位相ノイズ性能は更に向上します。あるいは、NTRx個のトランシーバーICで構成される各サブアレイに外部LO信号を供給すれば、サブアレイのレベルで初期位相ノイズを改善することができます(図5の水色の曲線)。但し、その場合には、サブアレイを構成する各要素に相関関係が生じます。すべてが同じLO源を共有するからです。このことから、サブアレイの中では、チャンネル・サミングによる改善は得られません。なお、図5の外部LOによる位相ノイズの測定では、Rohde & Schwarz製の信号発生器「SMA100B」を外部LO源として使用しました。

図5. 位相ノイズの評価結果。内部LOによって複数のADRV9009のTxチャンネルを構成すると、システム・レベルの位相ノイズ性能が向上します。また、外部LOを使用すれば、サブアレイの初期位相ノイズが改善されます。

図5. 位相ノイズの評価結果。内部LOによって複数のADRV9009のTxチャンネルを構成すると、システム・レベルの位相ノイズ性能が向上します。また、外部LOを使用すれば、サブアレイの初期位相ノイズが改善されます。

NCOやデジタル位相シフタ、DUC/DDCなどの内蔵DSP機能を使用すれば、デジタル領域でベースバンド信号の位相シフトと周波数シフトを実施できます。そのため、マルチチャンネルのトランシーバーICをベースとするフェーズド・アレイ・レーダー・システムにおいて、デジタル・ビームフォーミングを実現することが可能です。複数の機能を1つのトランシーバーICに統合していることから、多くのフェーズド・アレイ・アプリケーションにおいて、アンテナの格子間隔を最適化することができます。一般に、より多くのトランシーバーICを使用してチャンネル数を増やすと、ビームの幅を狭くすることが可能になります。ただ、その代償として、システムのフットプリントは大きくなります。それでも、複数の機能を統合したモノリシックICを使用すれば、従来よりもフットプリントの増加をはるかに抑制できます。図6は、「MATLAB®」を使用して放射パターンのシミュレーションを実施した結果です。チャンネル数Nを23から210に増やすと、ビームの幅は狭くなり、理論的なローブ振幅は深くなります。電力の実質的なヌルは、アンテナの設計に左右されます。

図6. 放射パターンのシミュレーション結果。ADRV9009のNCOとDDC/DUCを使用すれば、DSPによるデジタル位相シフトを実現できます。チャンネル数を増やして位相シフトを最適化すると、トランシーバーICによって形成されるビームの幅を狭めることができます。

図6. 放射パターンのシミュレーション結果。ADRV9009のNCOとDDC/DUCを使用すれば、DSPによるデジタル位相シフトを実現できます。チャンネル数を増やして位相シフトを最適化すると、トランシーバーICによって形成されるビームの幅を狭めることができます。

まとめ

複数のデジタル/アナログ機能を1つに統合したICを採用することにより、フェーズド・アレイ・レーダー・システムの小型化を実現できます。そうしたシステムでは、その仕様に応じてデジタル・ビームフォーミングとハイブリッド・ビームフォーミングの両方を利用することが可能です。ADRV9009を使用すれば、システム・レベルの性能を高められることが実証されています。このような集積度の高いデバイスを採用することにより、同一のハードウェアによって複数のアプリケーションに対応できる新たな種類のシステムを実現することが可能になります。

参考資料

1 J. What Harris「Is JESD204 and Why Should We Pay Attention to It?(JESD204とは何か? なぜ注目すべきなのか?)」Analog Devices Technical Article、MS-2374, 1-4、2013年10月

2 P. Delos、M. Jones、M. Robertson「RFトランシーバーICにより、デジタル・ビームフォーミング方式のフェーズド・アレイにおけるスプリアスの相関を排除」Analog Devices 技術記事、2018年8月

Michae-Jones

Michael Jones

Mike Jonesは、アナログ・デバイセズ(ノースカロライナ州グリーンズボロ)の航空宇宙/防衛事業部門に所属するプリンシパル電気設計エンジニアです。2016年にアナログ・デバイセズに入社しました。2007年から2016年までは、GeneralElectric(ノースカロライナ州ウィルミントン)に勤務し、マイクロ波フォトニクスを専門とする設計技術者として、原子力事業向けのマイクロ波/光学ソリューションの開発に従事していました。ノースカロライナ州立大学で、2004年に電気工学の学士号とコンピュータ工学の学士号、2006年に電気工学の修士号を取得しています。

Peter Delos

Peter Delos

Peter Delosは、アナログ・デバイセズ(米国ノースカロライナ州グリーンズボロ)の航空宇宙/防衛グループに所属するテクニカル・リードです。1990年にバージニア工科大学で電気工学の学士号を、2004年にニュージャージー工科大学で電気工学の修士号を取得しています。 業界で25年以上の経験を有し、そのほとんどで、アーキテクチャ・レベル、PWBレベル、ICレベルでの先進的なRF/アナログシステムの設計に携わってきました。現在は、フェーズド・アレイ・アプリケーション用高性能レシーバー、波形発生器、シンセサイザの小型化に向けた設計に注力しています。