データ・アクイジションに関するシステムレベルの課題
システム・アーキテクトや回路レベルのハードウェア設計者は、測定と保護、コンディショニングとアクイジション、あるいは同期と駆動などを行うエンド・アプリケーション用に(例えば試験および測定、工業用オートメーション、ヘルスケア、あるいは航空宇宙および防衛など)、高性能な離散線形の高精度シグナル・チェーン・ブロックを開発するために、かなりの研究開発(R&D)リソースを費やしています。本稿では、図1に示すような高精度データ・アクイジション・サブシステムに焦点を当てます。
電子産業は急激な進化を遂げており、研究開発予算の管理や市場投入までの時間(TTM)に関する条件が厳しくなるに従って、アナログ回路の設計や試作を行い、その機能を検証するために使える時間も少なくなっています。熱とプリント回路基板(PCB)密度に関する制限の中でフォーム・ファクタが縮小を続ける状況下にあって、ハードウェア設計者には高精度のデータ変換性能を実現し、複雑な設計の堅牢性を向上させることが求められています。システム・イン・パッケージ(SiP)技術を通じたヘテロジニアス・インテグレーションによって、高密度化への動き、多機能化、性能の向上、より長い平均故障間隔など、電子産業内の主要動向は発展を続けています。本稿では、高精度変換の分野に変化をもたらし、アプリケーションに大きな影響を与えるソリューションを提供するために、アナログ・デバイセズがヘテロジニアス・インテグレーションをどのように利用しようとしているのかを説明します。
システム設計者は、部品の選択や最終的プロトタイプへ向けた設計最適化といった業務の計画や実行上の課題と、ADC入力の駆動や過電圧保護、システム消費電力の最小化、低消費電力のマイクロコントローラやデジタル・アイソレータ使用時のシステム・スループット向上といった技術上の課題に直面しています。また、システム・ソリューション差別化のためにシステム・ソフトウェアやアプリケーションへの注目が高まるのに伴って、OEMはハードウェア開発ではなくソフトウェア開発に、より多くのリソースを割り当てています。この結果、設計の繰り返しを減らすためのハードウェア開発を求める圧力が高まっています。
データ・アクイジション・シグナル・チェーンの開発を行うシステム設計者は、通常、様々なセンサーと直接インターフェースを取ることができるように、高い入力インピーダンスを必要としますが、これらのセンサーは様々なコモンモード電圧を持ち、ユニポーラまたはバイポーラのシングルエンドあるいは差動入力信号といったように信号のタイプもそれぞれ異なっています。図2を用いて、ディスクリート部品を使って実装された標準的なシグナル・チェーンを全体的な視点で眺め、システムの設計者にとっての主な技術的課題とはどのようなものなのかを考えてみましょう。高精度データ・アクイジション・サブシステムの重要部分が示されていますが、ここでは、計装アンプの20Vp-p出力が完全差動アンプ(FDA)の非反転入力に加えられています。このFDAは、レベル・シフトを含む必要なシグナル・コンディショニングを行い、信号を減衰して出力スイングを0V~5V(2.5Vコモンモード、逆位相)に設定し、最終的には最大限のダイナミック・レンジが得られるように10Vp-pの差動信号をADC入力へ送ります。計装アンプの電力は±15Vのデュアル電源から供給され、FDAの電力は+5V/–1V電源から、ADCの電力は5V電源から供給されます。FDAのゲインは、帰還抵抗(RF1 = RF2)とゲイン抵抗(RG1 = RG2)の比率によって0.5に設定されます。FDAのノイズ・ゲイン(NG)は次式で定義されます。
ここで、β1とβ2は帰還係数です。
このセクションでは、回路のアンバランス(つまりβ1 ≠ β2)や、FDA周辺に配置されている帰還抵抗とゲイン抵抗(RG1、RG2、RF1、RF2)の不整合が、S/N比、歪み、直線性、ゲイン誤差、ドリフト、入力同相ノイズ除去比といった重要な仕様にどのような影響を与えるのかについて述べます。FDAの差動出力電圧はVOCMに依存するので、帰還係数β1とβ2が等しくない場合は出力の振幅や位相に差があると出力に望ましくない同相成分が生じ、それがFDAのノイズ・ゲインによって増幅されて、FDAの差動出力に不要なノイズとオフセットが生じます。したがって、ゲイン/帰還抵抗の比を正しく整合させることが不可欠です。言葉を変えると、信号の歪み(各出力信号のコモンモード電圧の不整合)を回避し、FDAからの同相ノイズの増加を防ぐには、入力ソース・インピーダンスとRG2(RG1)の組み合わせを整合させる(つまりβ1 = β2とする)必要があります。差動オフセットを打ち消して出力の歪みを防ぐ方法の1つは、ゲイン抵抗(RG1)と直列に外付け抵抗を追加することです。更に、ゲイン誤差ドリフトは薄膜抵抗や低温度係数抵抗といった抵抗のタイプにも影響されますが、コストやボード・スペース上の制約がある中で整合された抵抗を調達するのは、容易なことではありません。
加えて、通常と異なるバイポーラ電源を作り出すには余分なコストがかかり、PCB面積にも制約があるので、多くの設計者にとって都合の良いことではありません。また、設計者には、RCローパス・フィルタ(ADCドライバ出力とADC入力の間に配置)や、逐次比較レジスタ(SAR)ADCダイナミック・リファレンス・ノード用のデカップリング・コンデンサを含め、最適な受動部品を慎重に選択することも求められます。RCフィルタはADC入力のノイズを制限する助けとなり、SAR ADCの容量性DAC入力からのキックバックの影響を軽減します。アンプを安定した状態に保ち、その出力電流を制限するには、C0GまたはNP0タイプのコンデンサと適切な値の直列抵抗を選ぶ必要があります。最後に、PCBレイアウトは、信号の完全性を維持し、シグナル・チェーン本来の性能を引き出す上で非常に重要です。
顧客の設計プロセスにおける労力を軽減
同じアプリケーションに対して、多くのシステム設計者が様々に異なるシグナル・チェーン・アーキテクチャを実装することになってしまっています。とはいえ、すべてのケースに対応できる1つの万能ソリューションがあるわけではありません。そこでアナログ・デバイセズは、より豊富な機能を装備したシグナル・チェーンであるµModule®ソリューションを提供することによって、シグナル・チェーン、シグナル・コンディショニング、そしてデジタル化という共通部分に焦点を当てました。µModule®ソリューションは、標準的なディスクリート部品と高集積顧客専用ICのギャップを埋める先進的な性能を備えており、設計者の抱える主要な課題を解決します。ADAQ4003は、研究開発コストとフォーム・ファクタ縮小の最良のバランスを実現し、プロトタイプ完成までの時間を短縮するSiPソリューションです。
ADAQ4003 µModule高精度データ・アクイジション・ソリューションは、複数の共通シグナル・プロセシング・ブロックとシグナル・コンディショニング・ブロック、および重要受動部品を採用し、アナログ・デバイセズの先進的なSiP技術を使って1つのデバイス上にレイアウトしています(図5を参照)。ADAQ4003は、低ノイズのFDA、安定したリファレンス・バッファ、高分解能の18ビット2MSPS SAR DACを内蔵しています。
ADAQ4003は、部品の選択、最適化、およびレイアウトの作業を設計者からデバイス自体に移行させることによって、シグナル・チェーンの設計と高精度測定システムの開発サイクルを簡略化し、前のセクションで述べた主要な問題をすべて解決します。FDA周囲の高精度抵抗アレイは、アナログ・デバイセズ独自のiPassives®技術を使って実装されています。この技術は回路のアンバランスに対処し、寄生成分を減らして、最大誤差0.005%の優れたゲイン整合を実現する助けとなるほか、最適化されたドリフト性能(1ppm/ºC)を備えています。iPassives技術には、ディスクリート受動部品と比較してサイズ上の利点もあり、温度依存の誤差源を最小限に抑えて、システムレベルの校正にかかる負担を軽減します。FDAの高速なセトリングと広いコモンモード入力範囲、および設定変更可能なゲイン・オプション(0.45、0.52、0.9、1、または1.9)のための精度性能は、ゲインまたは減衰の調整や、完全差動入力またはシングルエンド/差動変換入力の使用を可能にします。
ADAQ4003は、ADCドライバとADCの間に、セトリング時間と入力信号帯域幅に関して最大限の性能が得られるように設計された、単極RCフィルタを内蔵しています。また、部品表(BOM)の構成品数を減らすために、電圧リファレンス・ノードおよび電源用に必要なすべてのデカップリング・コンデンサも内蔵しています。ADAQ4003には、SAR ADCリファレンス・ノードのダイナミック入力インピーダンスと、それに対応するデカップリング・コンデンサの最適な駆動を実現するために、ユニティ・ゲインに設定されたリファレンス・バッファも組み込まれています。REFピンに10µFのコンデンサを接続することは、ビット決定プロセス時に内部容量性DACへの電荷補充を助けるための非常に重要な条件であり、ピーク変換性能を実現する上で不可欠なものです。リファレンス・バッファが内蔵されているため、リファレンス・ソースはSARコンデンサ・アレイの動的負荷ではなく高インピーダンス・ノードを駆動することになるので、多くの従来型SAR ADCベースのシグナル・チェーンよりはるかに低消費電力のリファレンス・ソースを実装することができます。これにより、目的のアナログ入力範囲に合わせてリファレンス・バッファの入力電圧を柔軟に選択することができます。
小さいフォーム・ファクタがPCBレイアウトを容易にして高いチャンネル密度を実現
ADAQ4003の7mm × 7mm BGAパッケージは、従来のディスクリート・シグナル・チェーンと比較してフットプリントを少なくとも1/4に削減し(図3を参照)、性能を犠牲にすることなく小さいフォーム・ファクタの装置を作成することを可能にします。
プリント回路基板レイアウトは、信号の完全性を維持しシグナル・チェーン本来の性能を引き出す上で非常に重要です。ADAQ4003のピンはレイアウトが容易なように配置されており、左側がアナログ信号、右側がデジタル信号になっています。言葉を変えると、これにより敏感なアナログ部分とデジタル部分を互いに分離してそれぞれをボード上の特定領域内にまとめ、デジタル信号とアナログ信号が互いに交差するのを避けて、放射ノイズを減らすことができます。ADAQ4003には、リファレンス(REF)ピンおよび電源(VS+、VS–、VDD、VIO)ピン用に必要な(低等価直列抵抗(ESR)と低等価直列インダクタンス(ESL)の)すべてのデカップリング・セラミック・コンデンサが組み込まれています。これらのコンデンサは、高い周波数でグラウンドへの低インピーダンス経路を提供することで、過渡電流に対応します。
外付けのデカップリング・コンデンサは不要で、これらのコンデンサがなくても性能への影響やEMI上の問題が生じることはありません。このことはADAQ4003評価用ボードで確認されています。確認は、リファレンスの出力用と、内蔵レール(REF、VS+、VS–、VDD、VIO)を生成するLDOレギュレータ出力用の外付けデカップリング・コンデンサをなくすことによって行いました。図4は、外付けデカップリング・コンデンサの有無に関わらず、あらゆるスプリアスが–120dBより十分に低い位置でノイズ・フロア内に収まっていることを示しています。ADAQ4003の小さいフォーム・ファクタは、熱に関する問題を緩和しながら、高チャンネル密度のPCBレイアウトを可能にします。しかし、PCB上に個々の部品を配置して様々な信号をルーティングすることは、極めて重要な作業です。パスのインピーダンスをできるだけ低く抑えてグリッチが電源ラインに及ぼす影響を軽減し、EMIに関わる問題を回避するためには、入力信号と出力信号を対称にルーティングすること、および電源回路をアナログ信号パスから離して別の電源層上に配置すると共に、できるだけ幅の広いパターンを使用することが特に重要です。
高インピーダンスのPGIAを使用したADAQ4003の駆動
以上に示したように、様々なタイプのセンサーを直接接続するには、通常、入力インピーダンスの大きいフロント・エンドが必要です。計装アンプやプログラマブル・ゲイン計装アンプ(PGIA)の多くはシングルエンド出力であり、完全差動のデータ・アクイジション・シグナル・チェーンを直接駆動することはできません。しかし、LTC6373 PGIAは完全差動出力、低ノイズ、低歪み、高帯域幅といった特長を備えており、精度性能を犠牲にすることなくADAQ4003を直接駆動することができるので、多くのシグナル・チェーン・アプリケーションに適しています。LTC6373は入力と出力がDCカップリングされており、ゲイン設定をプログラムできます(A2、A1、A0ピンを使用)。
図5では、LTC6373を差動入力差動出力構成と±15Vの両電源で使用していますが、必要に応じてシングルエンド入力差動出力構成で使用することもできます。このLTC6373は、ゲインを0.454に設定した状態でADAQ4003を直接駆動しています。LTC6373のVOCMピンはグラウンドに接続します。その出力振幅は–5.5V~+5.5Vです(位相が逆)。ADAQ4003のFDAは、ADAQ4003に必要な入力コモンモードに合わせてLTC6373の出力レベルをシフトし、ADAQ4003 µModuleデバイスが内蔵するADCの最大2 × VREFのピークtoピーク差動信号範囲を利用するのに必要な信号振幅を提供します。図5に示す回路構成で、LTC6373のゲインを様々な値に設定した場合のS/N比とTHDの性能を図6と図7に、±0.65LSB/±0.25LSBのINL/DNL性能を図8に示します。
ADAQ4003 µModuleアプリケーションの例:ATE
このセクションでは、ADAQ4003が、ATE向けのソース・メジャー・ユニット(SMU)やデバイス電源(DPS)にいかに適しているかということに焦点を当てます。これらのモジュール型機器は、急速な成長を遂げているスマートフォン、5G、オートモーティブ、IoT市場向けの様々なタイプのチップをテストするために使われます。このような高精度計測器はシンク/ソース機能を備えていますが、これらの機能には、設定された電圧および電流のレギュレーションを行う制御ループがチャンネルごとに必要です。また、これらの計測器には、高い精度(特に、良好な直線性)、速度、広いダイナミック・レンジ(µA/µV信号レベルを測定するため)、単調増加性が求められるほか、増加したチャンネル数を並列で処理するためにフォーム・ファクタを小さくする必要があります。ADAQ4003は画期的な精度性能を提供し、エンド・システムの部品数を減らします。更に、ボード・スペースの制約がある中でチャンネル密度を向上させ、この種のDC測定に使用するスケーラブルな試験用計測器のキャリブレーションに要する労力と熱の問題を軽減することができます。ADAQ4003の高い精度とサンプリング・レートは、ノイズを減らします。また、遅延がないので制御ループ・アプリケーションに最適で、最適なステップ応答と短いセトリング時間を実現して試験の効率を向上させます。ADAQ4003は、リファレンス電圧を装置に分配するためのバッファをなくすことによって、装置固有のドリフトとボード・スペースの制約による設計上の負担を軽減する助けとなります。更に、試験装置の精度はドリフト性能と経年劣化によって決まるので、ADAQ4003の確定的ドリフトは、再キャリブレーションと装置のダウンタイムに起因するコストを削減します。ADAQ4003はこれらの条件を満たし、より低い電圧/電流範囲を測定する装置の能力を向上させて、様々な負荷条件下における装置の制御ループ最適化を助けます。これはそのまま、装置の動作仕様、試験効率、スループット、およびコストの改善につながります。これらの装置の試験スループットの向上と試験時間の短縮は、エンド・ユーザの試験コスト削減に直接つながります。SMUの概略ブロック図を図9に、対応するシグナル・チェーンを図5に示します。
スループット・レートが高ければADAQ4003のオーバーサンプリングが可能になり、最小限のRMSノイズを実現して、広い帯域幅で振幅の小さい信号を検出できるようになります。ADAQ4003を4倍の速度でオーバーサンプリングすると、分解能が1ビット向上します(これは、ADAQ4003が十分な直線性を備えていることによって初めて可能になります。図8を参照)。これは、ダイナミック・レンジが6dB向上することを意味します。このオーバーサンプリングによるダイナミック・レンジの向上は、ΔDR = 10 × log10 (OSR)(単位はdB)として定義されます。ADAQ4003のダイナミック・レンジは、5Vリファレンスを使用して入力をグラウンドに短絡した場合、2MSPSで100dB(代表値)です。したがって、出力データ・レートが1.953kSPSの時に1024倍の速度でADAQ4003をオーバーサンプリングすると、0.454および0.9のゲインに対して約130dBという極めて広いダイナミック・レンジが得られ、この場合は非常に小さい振幅のµV信号を高精度で検出することができます。入力周波数を1kHzと10kHzに変化させた場合の、様々なオーバーサンプリング・レートに対するADAQ4003のダイナミック・レンジとS/N比を図10に示します。
まとめ
本稿では、高精度データ・アクイジション・システムの設計に関わるいくつかの重要な側面と技術的課題を示し、アナログ・デバイセズがリニアおよびコンバータ領域におけるそのドメイン知識をどのように利用して、高度に差別化されたADAQ4003シグナル・チェーンµModuleソリューションを開発し、最も困難な部類に属するいくつかの技術的問題を解決しているのか、ということを説明しました。ADAQ4003は、部品の選択や、すぐに生産へ移行できるプロトタイプの作成といった技術的な負担を軽減する一方で、システム設計者が、差別化されたソリューションをより速くエンド・ユーザへ提供することを可能にします。ADAQ4003 µModuleデバイスの革新的な精度性能と小さいフォーム・ファクタは、自動試験装置(SMU、DPS)、電子的な試験および測定(インピーダンス測定)、ヘルスケア(バイタル・サインのモニタリング、診断、画像処理)、航空宇宙、およびその他の工業用途(マシン・オートメーション用入出力モジュール)といった極めて多様な分野の高精度データ変換に焦点を当てた広範なアプリケーションに、より高い付加価値を提供します。ADAQ4003などのµModuleソリューションは、システム設計者にとっての総所有コストを大幅に削減するほか(領域ごとに内容を示した図11を参照)、PCBアセンブリ・コストの削減、ロットごとの出来高改善による製造の支援、スケーラブルなモジュラ型プラットフォームによる設計の再利用、エンド・アプリケーションにおけるキャリブレーションの負担軽減などを実現する一方で、TTMを短縮します。