高ダイナミック・レンジのRFトランシーバーはミッション・クリティカルな通信のブロッキングに関する課題をどのように解決するのか

概要

限られたスペクトルと商用／プライベート・セルラー・ネットワークの利用増大により、無線プラットフォームの開発は、干渉が複雑化する状況に直面しています。本稿では、高ダイナミック・レンジ（DR）のRFトランシーバーADRV9002ソフトウェア無線（SDR）が、ミッション・クリティカルな通信用無線や、要求の厳しいその他の高ダイナミック・レンジ・ワイヤレス・アプリケーションのブロッキングに関わる課題を、どのように解決できるのか説明します。

はじめに

ミッション・クリティカルな通信システムは、救急業務、ユーティリティ・サービス、政府用の無線システムや防衛用戦術無線システムなどに不可欠です。こうした通信システムは多くの運用周波数帯に展開され、拡大を続ける商用セルラー・ネットワークと共存する必要があります。これは無線設計に大きな課題をもたらします。レシーバーは、大きなブロッキング信号や干渉信号が存在する中で、極めて低レベルの信号を解読しなければならないからです。更に、携帯型の端末を使用する多くのケースでは、サイズ、重量、および消費電力（SWaP）も、設計時に考慮すべき重要な点となります。集積化されたSDR ICを使用すれば、多くの周波数帯をカバーして必要なDRを実現し、混雑の度を増す運用環境での展開に小さいフォーム・ファクタで対応することができます。

これらのニーズを満たすために、新たなファミリのSDRが設計されました。ADRV9002 RFトランシーバーは多くのミッション・クリティカルな通信市場向けに設計されたもので、狭帯域（NB、低周波数からkHz範囲まで）と広帯域（WB、40MHzまで）両方の動作に対応しています。ADRV9002は高集積のRF／ビット変換システム・プラットフォームで、統一されたソフトウェア・プログラマブル・アーキテクチャを採用しており、高速周波数ホッピング（FFH）、マルチチップ同期（MCS）、デジタル・プリディストーション（DPD）、ダイナミック・プロファイル・スイッチング（DPS）、デジタル・ダウンコンバータ（DDC）、モニタ・モード（MM）、ベースバンド・プロセッサにかかる負荷を大幅に軽減する先進的キャリブレーション・アルゴリズムを含むミッション・クリティカル通信用の先進的な機能が、数多く組み込まれています。ADRV9002は非常に優れたDR性能を備えており、最大限の感度とブロッカ耐性を実現して、展開上の課題と干渉信号に対処します。

レシーバーのブロッキング条件

レシーバーのDRは最大入力信号とノイズ・フロアの比で、ブロッカ（妨害信号）が存在する状態で低レベルの信号を回復するレシーバーの能力を決定する重要な指標の1つです。検出可能な最小信号、つまり感度は、信号帯域幅（BW）、レシーバーの復調閾値（SNR_MIN）、およびレシーバーのノイズ指数（NF）によって決まります。これは次式で表せます。

数式 01

図1に示すLOの位相ノイズと相互ミキシング・メカニズムのために、ブロッカの大きなエネルギーが目的信号に拡散してレシーバーの感度を低下させる可能性があります。この場合は、ブロッカが大きくて目的信号に近いほど、レシーバーの感度低下も大きくなります。大きいブロッカは、それ自体がレシーバーのフロント・エンドに非直線性を生じさせて、目的信号の帯域にスプリアスが必要となる可能性もあります。目的信号から等しい周波数オフセット位置にある2つの大きいブロッカの3次相互変調積は要求信号帯域内に入り込み、レシーバーの性能を低下させます。

レシーバーに許容される様々な妨害信号とそのレベルに関する条件を定めたDMR¹標準とTETRA²標準を図2と図3に示します。これらの標準は各種無線に対し、1MHz（DMR）と500kHz（TETRA）の周波数オフセットで、少なくとも84dBcのブロッキングに対処できることを求めています。無線メーカーでは、より高い競争力を実現するために90dBc以上を目標とするのが普通です。同様に、隣接チャンネル選択度、スプリアス除去、相互変調応答除去などについても、レシーバーは、ある程度のマージンをもってこれらすべてのタイプのブロッキングに対処できる必要があります。

広く使われている従来のスーパーヘテロダイン・アーキテクチャでは、図2と図3に例を示したDMR/TETRAブロッキング条件を満たすために、図4に示すようにRF信号を1つまたは2つの中間周波数にダウンコンバートします。バンド・ブロッカの除去と、VHF/UHF帯用ミキサー1のイメージ除去のために、チューナブルBBPのペア（BPFa、BPFb）を使用します。あるいは、800MHz/900MHzといった高い周波数帯では、シングルSAWバンド・フィルタを使用することができます。ミキサー1の後段にある水晶BPFフィルタは、ミキサー2のチャンネル選択度とアンチイメージ性を確保するために、シャープな周波数応答性を備えています。AD9864のようなICは、2つめのミキサー、IF/CLKシンセサイザ、ADC、プログラマブル・デシメーション・フィルタなどの機能を内蔵しており、良好なチャンネル内S/N比を実現できます。

図4に示すスーパーヘテロダイン・アーキテクチャのタイプは、帯域内と帯域外のブロッカとイメージの除去に関して外部BPF（RFとIFの両方）に大きく依存しており、レシーバーおよびトランスミッタ用の他のディスクリート部品への依存度も高くなっています。このようなアーキテクチャでは、無線のサイズ、重量、コストを削減する能力と、複数標準をサポートする能力が制限されます。

ADRV9002のレシーバー・アーキテクチャ

ADRV9002のトップレベル・レシーバー・アーキテクチャを図5に示します³。このアーキテクチャには2つの同じレシーバーが使われています。アナログ・フロント・エンド（AFE）には、プログラマブル・フロント・エンド・アッテネータ、マッチングされたIおよびQミキサー、プログラマブルな1次または2次ローパス・フィルタ（LPF）、およびチャンネルあたり2セットのADC（高性能（HP）および低消費電力（LP）のもの）が含まれています。デジタル・フロント・エンド（DFE）には、デシメーション・フィルタ、DDC、プログラマブルFIR（PFIR）フィルタ、補正アルゴリズム・モジュールなどを含む一連のデジタル信号処理ブロックが含まれています。ADRV9002のレシーバーは、柔軟なNBおよびWBモード・サポート、自動または手動ゲイン制御、ダイレクト・コンバージョン、あるいはIF動作などの機能を備えています。高集積のRF／ビット変換レシーバーは、図4の破線で囲まれたすべての機能ブロックと置き換えることができます。ADRV9002を使用することではるかに簡素化されたミッション・クリティカル通信レシーバーを、図6に示します。

図5. ADRV9002のトップ・レベル・デュアル・レシーバー・アーキテクチャ。

図6. ADRV9002を使用したミッション・クリティカル通信レシーバーのブロック図。

HPADCとLPADCのセットを使用している点がADRV9002の設計のユニークな点で、これは、最大限の直線性（IIP3）と最適な消費電力のトレードオフを実現します。HPADCとLPADCは同等レベルのノイズとDRを有しており、HPADCはLPADCと比較してIIP3性能が約5dB向上していますが、消費電力が大きくなっています。フロント・エンドにおけるLNAゲインの結果として、アンテナ入力におけるHPADCとLPADCのシステムNFは同等になると見込まれます。ADRV9002のレシーバーの高速アナログおよびデジタル・ピーク・ディテクタ機能を利用すると、大きいブロッカが検出されたり無くなったりした時点でHPADCとLPADCの使用を動的に切り替えることができるので、レシーバーの直線性と消費電力のバランスをうまく保つことができます。

ADC（HPADCとLPADCの両方）の信号伝達関数（STF）はローパス・フィルタ応答を備えており、アンチエイリアシング・フィルタとして動作して、サンプル・レート付近でのブロッカを大幅に減らします。また、ADC前段にあるアナログLPFのアンチエイリアシング条件も緩和します。ADRV9002のADC STFとアナログLPFの周波数応答を図7に示します。ここで、HPADCは2.2GHzのサンプル・レートで動作します。LPFは1次に設定されていて、f1 dB周波数は約20MHzです。ADCが高DRであることから、ADRV9002は、ブロッカ除去とチャンネル選択度についてはアナログLPFに依存していません。したがってアナログLPFは、およそ5MHz～50MHzの帯域幅を持つ設定変更可能な1次または2次LPFとして設計されています。これはADCのためのアンチエイリアシング機能を提供し、帯域外のブロッカを減衰させる助けとなります。チャンネル・フィルタは、PFIRフィルタによりデジタル・データ・パスの最後で実行されます。

ADRV9002のレシーバーは40MHzのRF帯域幅まで対応可能で、プログラマブルNCOとDDCによって中間周波数から±20MHzまでデジタル的にダウンコンバートすることができます。これは、NB信号とWB信号の両方に機能します。これにより、レシーバーの柔軟なダイレクト・コンバージョンやIF動作が実現されています。入力信号がADC後段のデジタル・フィルタによって歪まないようにするには、オフセットIFにRF信号BWの½を加えた値が常に20MHz未満になるようにする必要があります。

ADRV9002のレシーバーのブロッキング許容値

既に述べたように、目的信号を上回る最大ブロッキング許容値または最大許容ブロッカ電力は、主に以下の要素によって決まります。

ダイナミック・レンジ（レシーバーの最大入力信号とノイズ・フロアの比）
レシーバーの直線性（歪み積が必要チャンネルに入り込むという状況におけるもの）
IFモードでのイメージ除去（妨害信号がイメージ周波数に生じる場合のみ）
LOの位相ノイズ

ダイナミック・レンジ

レシーバーは、ブロッカおよび目的信号に対応するために十分なDRを備えていなければなりません。図4に示す従来型のスーパーヘテロダイン・レシーバーと異なり、ADRV9002のレシーバーはブロッカの除去を外部BPFに依存しません。ADRV9002のレシーバーは約150dBc/HzのDRを備えており、これはレシーバー・パスのアナログ／RFセクションでブロッカと目的信号の両方に対処し、デジタル化するのに十分な値です。また、そのおかげで、デジタル領域でブロッカを効率的に除去することができます。最大ゲインにおけるADRV9002のレシーバーのDR計算を式2に示します。

数式 02

ここで、–11.4dBmはADRV9002のレシーバーのフルスケール入力電力（FSIP）の代表値で、12.5dBは同じくNFの代表値です。

ADRV9002のレシーバーは、約20dBの最大ゲインと34dBのゲイン制御範囲を備えています。制御範囲はミキサー前段のアッテネータで設定し、減衰を大きくするほどレシーバーのゲインは小さくなります。レシーバーのNFと直線性はdB単位のトレードオフが可能で、ゲインを1dB減らすとNFが1dB増加し、IIP3とIIP2も1dB増加します。同様に、ゲインを1dB減らすとFSIPが1dB増加します。異なるゲインにおけるADRV9002のレシーバーのNF、IIP3、IIP2、FSIPを図8に示します。式2に基づき、ADRV9002の150dBc/HzというDRはレシーバーのゲイン制御範囲内に維持することができます。

図8　ADRV9002のレシーバーのNF、IIP3、IIP2、FSIPとゲインの関係

図6には、レシーバー、LNA前段のフロント・エンドの挿入損失（IL）、およびLNAのゲインが示されています。NFはシステム全体のノイズ・フロアを支配し、その結果としてシステムのDRを支配します。システムのNF（NF_SYS）は、式3で計算できます。

数式 03

ここで、

F_FEはLNA前段にあるすべてのフロント・エンドのノイズ係数、
A_FEはLNA前段にあるFEのリニア挿入損失、
F_LNAはLNAのノイズ係数、
A_LNAはリニアLNAゲイン、
F_BALUNはバランのノイズ係数、
A_BALUNはバランのリニア挿入損失、
F_TRXはADRV9002のノイズ係数です。

図6のレシーバーでは、LNA前段に3dBのフロント・エンド挿入損失があります。LNA（HMC8410）のNFは1.4dB、ゲインは19dBです。バランの挿入損失は1dB、ADRV9002のレシーバーのNFは最大ゲイン時で12.5dBです。式3によると、このレシーバーのシステムNFは約5.1dB、アンテナからADRV9002までの合計ゲインは15dBです。式2を使用すると、ADRV9002の最大ゲイン時のアンテナ入力におけるシステムDRは、およそ次のようになります。

数式 04

異なるADRV9002ゲインにおけるアンテナ入力でのシステムDRとNFを図9に示します。これは、ADRV9002の広いレシーバーDR設計に基づくものです。システムDRは常にフロント・エンドのLNAによって制限されるため、LNAはシステムの観点から慎重に設計する必要があります。

無線設計を行う際には、式5を使ってレシーバーDRの条件を予測したり、与えられたレシーバーDRに対して許容される最大ブロッカと目的信号の比率を予測したりすることができます。式5に対するDRの予測図を図10に示します。

数式 05

CWブロッカを伴う代表的なDMR信号を例として使用します。DMRの目的信号帯域幅が8kHzだとすると、SNR_MINは約7dB、CWブロッカのPARは0dB、ヘッドルーム・マージンは1dBです。次に式5に基づき、ADRV9002のDRが150dBc/Hzの場合は、少なくとも7dBのS/N比で目的信号より103dBcも大きいCWブロッカを許容できる、という結果を導くことができます。

数式 06

同様に、ブロッカが約10.3dBのPARを持つLTE10の広帯域信号の場合、ADRV9002のDRが150dBc/Hzであれば、92.7dBcのLTE10ブロッカを許容できます。

数式 07

上記の予測はDRおよびブロッカだけの観点によるもので、LOの位相ノイズ性能も、目的信号に対する最大許容ブロッカの値を低下させる可能性があります。ADRV9002のレシーバーにおけるブロッキング用の高DRというコンセプトを検証するには、ブロッカを生成する高品質のシグナル・ジェネレータと外部LOが必要です。LNAを使用する場合は、フロント・エンドLNAの直線性（IIP3）がテストを制限しないようにする必要があります。

上記の分析と計算を検証するADRV9002ブロッキング・テストのセットアップを図11に示します。ADRV9002はDMRプロファイルに設定されています。IFは490kHzで、レシーバー用に外部LOを使用します。ADRV9002のレシーバー入力における目的レシーバー信号は約–108dBmで、シグナル・ジェネレータを異なる出力ブロッカ周波数オフセットに設定し、求められる信号S/N比が式1のSNR_MIN（DMRの8kHz信号BWの場合で約7dB）に低下するまでブロッカのレベルを増加させます。次いで、対応する周波数オフセットにおける最大ブロッカ許容値を記録します。

図12と図13に、目的信号に近いCWブロッカとLTE10ブロッカを使った、ADRV9002のDMRプロファイル・ブロッキング・テストの結果を示します。

図12　DMRプロファイルによるADRV9002のCWブロッカ許容値テストの結果。

図13　DMRプロファイルによるADRV9002のLTE10ブロッカ許容値テストの結果。

このCWブロッカ・テストにおける目的信号は約150MHzです。外部LOとCWブロッカには、それぞれ優れた位相ノイズ特性の信号源が1つずつ、計2個使われています。したがって、LOとブロッカの位相ノイズは基本的にブロッキング・テストに影響しません。ADRV9002のCWブロッカ除去テストの結果は、ブロッカの周波数オフセットが1MHzであるという点を除き、103dBcを上回るという予測と非常によく一致します。オフセットはIF周波数の約2倍であり、イメージ除去性能によって制限されます。

もう1つのテスト・ケースであるLTEブロッカ・テストでは、目的信号を860MHzに設定し、変調されたLTE10ブロッカをKeysight N5182Bシグナル・ジェネレータで生成して、外部LOにはADF5335 PLLを使用します。LTE10ブロッカ除去テストの結果も予測値の92.7dBcに非常に近い値を示しましたが、約3dBの開きがあります。これは、主にLOとブロッカの位相ノイズの影響です。

以上のDMRモードによるADRV9002のDR予測とテスト結果は、ADCの前にフィルタがないことを前提としています。ADRV9002のアナログLPFは、ブロッカを部分的に減衰させることができます。これは特に、ブロッカがより高いオフセット周波数に移動した場合（例えば5MHz以上）などに結果を改善します。

直線性

2つの大きなブロッカの3次相互変調積（あるいは広帯域ブロッカの3次非直線性成分）は、目的信号の帯域内に発生してレシーバーの感度を低下させる可能性があります。レシーバーの直線性は、全体的なブロッカ許容値をDRの下限値未満に制限します。3次非直線性歪みの単純な分析は、IP3（3次インターセプト・ポイント）の概念を使って行うことができます。広帯域ブロッカの非直線性の影響が目的信号の帯域内に生じる、という状況を図14に示します。広帯域ブロッキングの分析には、簡略化した2トーン・モデルを使用することができます。各トーンの電力は合計ブロッカ電力の半分で（P_BLK –3dB）、間隔はそのブロッカのBWに等しく、歪み成分の電力（P_IM）は広帯域ブロッカのそれぞれの側の合計歪み電力と等しくなります。図2と図3のDMR/TETRA標準の相互変調除去応答は未変調干渉信号と変調信号によって検証されますが、DMR/TETRAの変調信号は狭帯域なので、相互変調除去応答は図14の2トーン・モデルに単純化することもできます。ここで、BWはDMR/TETRAテスト仕様によって定義される2つの干渉信号間隔になります。

2トーン・モデルの3次相互変調歪み（IMD3）によるレシーバーのIP3は、次式で表せます。

数式 08

ここでP_Iは入力トーン電力、P_IMは3次歪み電力です

ADRV9002のレシーバーのIIP3（代表値）は、HPADC使用時で26dBmです。ADRV9002の直線性がDMRの相互変調除去応答の条件を満たすことができるかどうかを分析するには、図6のレシーバー・セットアップを使用します。ADRV9002までの合計FEゲインは15dBです。図2は、ADRV9002入力における–107dBmの目的信号が–92dBmとなり、3次歪み（P_IM）によって生じる最大許容ノイズが、7dBのSNR_MINで–99dBmとなることを示しています。式5から、ADRV9002入力における最大許容P_Iは–15.7dBmと計算でき、アンテナ入力では–30.7dBmとなりますが、これはDMR標準の求める–42dBmよりかなり高い値です。同様に、ADRV9002のレシーバーのIIP3はLPADC使用時で22dBmです。これは、アンテナ入力では約–33.3dBmの最大P_Iを許容できることになりますが、それでもDMRの相互変調除去条件を満たすことができます。

同様に、RED（Radio Equipment Directive：無線機器指令）に準拠したSES（Satellite Earth Stations and Systems：衛星地球局およびシステム）⁴の干渉ブロッキング条件は、図15に示すように、2.5dBのSNR_MINで最大87dBcのLTE 5MHzブロッカを許容できることをレシーバーに求めています。図6と同じレシーバーを使用した場合、ADRV9002の入力におけるブロッカはFEゲイン15dBで–15dBmとなり、ADRV9002入力での目的信号は–102dBmとなります。LTE 5MHz信号のPARを7.5dBとしてADRV9002のフルスケールに1dBのマージンを見込むと、–15dBmのLTEブロッキング信号に対処する場合、ADRV9002のレシーバーには最大ゲインから5dBのバック・オフが必要であり、図8ではADRV9002のIP3は約15dBのゲインで31dBmとなります。

図14に示すように、広帯域5MHz LTEブロッカは、IM3予測のために2トーン・アプローチに単純化できます。ADRV9002の入力におけるそれぞれのトーン電力P_Iは–18dBmです。式5から、3次歪み電力P_IMは–116dBmで、ブロッカの一方の側の歪み電力はブロッカに対して–98dBcです。これは、REDのブロッキング条件（要求信号比–2.5dB SNR_MINに対して–87dBcのブロッカ）を満たすことができます。実際には、広帯域ブロッキングの場合に目的信号の帯域内になるのは3次歪みの一部だけで、その比率は10 × log10（156kHz/7.5MHz）です。ここで、156kHzは要求信号BWで、7.5MHzはブロッカの中央から3次歪みまでのオフセットです。したがって、目的信号帯域内の有効歪み電力はP_IMよりはるかに小さくなります。ADRV9002のレシーバーの直線性には、RED仕様を満たせるだけの十分なマージンがあります。

これらの計算で考慮しているのはADRV9002のレシーバーの3次歪みだけだという点に留意してください。この分析は、ADRV9002のレシーバーの直線性には、DMR標準のブロッキング相互変調除去仕様とRED仕様を満たせるだけの十分なマージンがあることを示しています。ADRV9002のレシーバーでは、dB単位でゲインと直線性のトレードオフが可能です。ゲインを小さくすればIIP3が大きくなり、上記のブロッキング相互変調除去のマージンも大きくなります。システム設計の観点からすると、外部フロント・エンドのLNAの直線性がシステム全体の直線性を制限する可能性があります。このため、慎重な設計が求められます。

IF動作とイメージ除去

IF動作では、イメージ周波数（目的周波数 – 2×IF）のブロッカがミキサー後段で目的信号帯域にダウンコンバートされて、レシーバーの感度を低下させる可能性があります。レシーバーの性能を維持するには、ブロッカのイメージを除去するか、十分に低いレベルまで抑制する必要があります。イメージ周波数におけるブロッカとその除去条件を図15に示します。イメージ周波数におけるブロッキング条件は、図2と図3に示すDMR/TETRA標準のスプリアス応答除去に分類できます。DMRの70dBcスプリアス応答除去と7dB SNR_MINの例では、レシーバーのイメージ除去を少なくとも77dBcとして、更にマージンを追加する必要があります。

従来型のIF動作では、ミキサー前段でのイメージ周波数におけるブロッカを除去するためにシャープなRFフィルタ（図4のBPFb）が必要になるか、実用的な外部フィルタ（図4の水晶BPF）を使用して2番目のミキサーの前でブロッカ・イメージを除去できるように、非常に高いIFが必要になります。あるいは、その両方が必要になることもあります。

ADRV9002のイメージ除去アルゴリズムは、I/Qをバランスさせます。したがって、イメージ周波数におけるブロッカは、ADRV9002のデジタル部分で除去できます。ADRV9002は、IFモードのNB信号に関して約90dBcのイメージ除去性能を備えています。これは、前出の計算に基づき、DMRの70dBcスプリアス応答除去条件を満たせるだけの大きいマージンを残します。この性能レベルでは、ADRV9002には必ずしもイメージ除去用の外部RF BPFは必要ありません（少なくとも、外部RF BPF条件は緩和されます）。より強力なイメージ除去性能がシステムに必要な場合は、ADRV9002を高IFモードに設定して、目的信号とイメージの間に最大限のスペース（約40MHz）を作り出すことができます。したがって、外部BPFでイメージ周波数におけるブロッカを減衰させることができます。ADRV9002は柔軟な可変IF動作が可能で、ユーザーはシステム条件に基づいてIFを設定できます。

LOの位相ノイズ

LOの位相ノイズと相互ミキシングが原因で、大きいブロッカがレシーバーの感度を低下させる可能性があります。ブロッカから要求チャンネルへのオフセット周波数におけるLO位相ノイズは、レシーバーの相互ミキシング成分が目的帯域における必要S/N比を低下させることがないように、十分小さくする必要があります。変調されたブロッカについては、帯域幅中央のCWトーンとブロッカの合計電力でブロッカをモデル化して、分析を容易にすることができます。LO位相ノイズ条件のモデルを図17に示します。位相ノイズ条件は次式で予測できます。

数式 09

ここで、P_{BLK-TO-DESIRED}は、所定の周波数オフセットでの目的信号を上回るブロッカ電力の最大許容値です。

DMRを例として使用すると（7dB SNR_MIN、8kHz BW）、1MHzにおけるブロッカの条件は84dBcです。標準に定める条件を満たすには、1MHzオフセットにおけるLO位相ノイズを–130dBc/Hz未満とする必要があります。

ADRV9002はRF PLLとVCOを内蔵しており、位相ノイズ性能が改善されています（ADRV9002のデータシートに記載された位相ノイズのグラフを参照）。1MHzオフセットにおけるLO位相ノイズは470MHz LOで–141.4dBc/Hz、900MHz LOで–136.5dBc/Hzです。ADRV9002の内部LOは、DMR標準のブロッキングLO位相ノイズ条件を満たすことができます。

ADRV9002は、より高性能の外部LOを使用してレシーバーのブロッキング性能を向上させられるように、外部LO入力も備えています。

まとめ

本稿では、高いDRと直線性を備えた設計のADRV9002システムで、ミッション・クリティカルなワイヤレス・アプリケーションの難しいブロッキング上のニーズをうまく満たす方法を示してきました。この高集積プラットフォームは、幅広い帯域と標準をカバーします。また、その最小限のBOMは多くの用途への使用に適しています。