近年ではスイッチング電源がほぼ浸透し、あらゆる電子機器に使われるようになってきました。その利点はサイズが小さいこと、低コストであること、効率が高いことなどですが、スイッチング・トランジェントが大きいため出力ノイズが多くなりやすいという大きな欠点もあります。このため、高性能アナログ回路では主にリニア電圧レギュレータが使われ、スイッチング電源が使われることはほとんどありませんでした。しかし多くのアプリケーションでは、適切なフィルタリングを施したスイッチング・コンバータをリニア電圧レギュレータの代わりに使用することで、低ノイズの電源を提供できることが実証されています。きわめて低ノイズの電源が必要とされるような要求の厳しいアプリケーションでも、電源系統の上流側のどこかにスイッチング回路が使われているはずです。したがって、スイッチング電源コンバータからの出力のノイズを除去するために、最適化され減衰された多段フィルタを設計できるようにする必要があります。さらに、フィルタ設計がスイッチング電源コンバータの補償にどのような影響を与えるかを知ることも重要です。

この記事では昇圧回路を例として使用しますが、その結果は、あらゆる DC/DC コンバータにそのまま適用できます。図 1 は、定電流モード（CCM）におけるブースト・コンバータの基本波形です。

 

 

 

昇圧トポロジーやその他の不連続電流モードを使用するトポロジーにとって出力フィルタが非常に重要となるのは、スイッチ B における電流の立上がり時間と立下がり時間が短いためです。この問題は、スイッチ、配線、および出力コンデンサに寄生インダクタンスを発生させる傾向があります。その結果、良好な配線設計を行ってセラミック出力コンデンサを使用したとしても、実際の出力波形は、図 1 ではなく図 2 のようになります。

 

 

 

コンデンサ電荷の変化によって生じる（スイッチング周波数での）スイッチング・リップルは、出力スイッチの不減衰のリンギングと比較して非常に小さいものですが、ここではこれを出力ノイズと呼びます。一般に、この出力ノイズは 10 MHzから 100+ MHz の範囲で、ほとんどのセラミック出力コンデンサの自己共振周波数より十分に高い値です。したがって、コンデンサを追加してもノイズの減衰にはほとんど効果がありません。

さまざまなタイプのフィルタを使用してこの出力のフィルタリングを行うにあたっては、妥当な選択肢がいくつかあります。この記事ではフィルタについてタイプ別に説明し、その設計方法を順を追って説明します。式は厳密なものではなく、ある程度単純化するために、無理のない範囲でいくつかの仮定を行っています。ただし、各部品が他の部品の値に影響を与えるので、多少の反復計算は必要になります。ADIsimPower 設計ツールは、コストやサイズといった部品の値に関して線形化された式を使い、実際の部品を選択する前に最適化を行って、数千個のパーツで構成されるデータベースから部品を選択した後、さらに出力を最適化することで、この問題を回避しています。しかし、設計の最初の段階では、このような複雑な手順は不要です。既存の計算を利用したり、無料で提供されている ADIsimPE^™ などの SIMPLIS シミュレータを使ったりすることによって、あるいは実験室で実験を行うことによって、最小限の労力で満足できる設計を見つけることができます。

フィルタを設計する前に、単段の RC または LC フィルタでどのような結果が得られるかを検討してください。通常、第 2 段フィルタを使用した場合は、リップルを数百 μVp-p まで、スイッチング・ノイズを 1 mVp-p 未満まで減じることができれば妥当な範囲です。降圧コンバータの場合は、パワー・インダクタがかなりのフィルタリング効果を提供するので、さらにある程度ノイズを減らすことができます。これらの制約は、リップルが μV レベルまで減少した後に、部品の寄生成分や、フィルタ段間のノイズ・カップリングが制限要因となり始めることによって生じます。よりノイズの少ない電源が必要とされる場合は、第 3 段フィルタを追加することもできます。しかし、スイッチング電源に使用されているリファレンスは、一般にノイズが非常に少ないわけではなく、ジッタ・ノイズも悪影響を及ぼします。これら両者が組み合わされることで低周波ノイズ（1 Hz ～ 100 kHz）が生じますが、これをフィルタで除去するのは容易ではありません。したがって、超低ノイズの電源を実現するには、第 2 段フィルタを 1 つ使用して、出力に LDO を追加する方法が望ましいと言えます。

各種フィルタのより詳細な設計プロセスに入る前に、それぞれのフィルタの設計プロセスで使用するいくつかの値を以下に定義します。

∆I _PP: 出力フィルタを流れるピーク to ピーク電流のおおよその値。計算時には正弦波であるものと仮定します。また、値はトポロジーによって異なります。降圧コンバータの場合はインダクタ内のピーク to ピーク電流、昇圧コンバータの場合はスイッチ B（多くの場合ダイオード）のピーク電流です。

ΔV^RIP_OUT : コンバータのスイッチング周波数における出力電圧リップルのおおよその値。

R_ESR: 選択した出力コンデンサの ESR。

F_SW : コンバータのスイッチング周波数。

C_RIP: ∆I _PP のリップルがすべて流れ込むと仮定して計算した出力コンデンサ。

ΔV^TRAN_OUT: 出力に I_STEP を加えたときの V_OUT の変化。

I_STEP: 出力負荷の瞬間的な変化。

T_STEP: 出力負荷の瞬間的な変化に対するコンバータ応答時間のおおよその値。

F_u: コンバータのクロスオーバー周波数。通常、降圧コンバータの場合は F_SW/10、昇圧タイプまたは昇降圧タイプのコンバータでは右半平面ゼロ（RHPZ）位置の約 1/3。

最も単純なタイプのフィルタは、図 3 に示す ADP161x をベースとする低電流昇圧設計の出力に取り付けられているような RC フィルタです。このフィルタの利点は低コストなことで、減衰させる必要もありません。しかし、消費電力の関係から、出力電流が非常に小さいコンバータにしか使用できません。この記事では、低 ESR のセラミック・コンデンサを使用するものとします。

 

 

 

RC 第 2 段出力フィルタの設計プロセス

ステップ 1: C₁ における出力リップルのおおよその値を仮定して、C₁ を選択します。フィルタの残りの部分は無視してください。初期値としては 5 mVp-p ～ 20 mVp-p が妥当です。C₁ は式 1 を使って計算できます。

ステップ 2: R は消費電力に基づいて選択できます。コンデンサとこのフィルタを効果的なものとするには、R を R_ESR より十分に大きい値にする必要があります。これにより、出力電流の範囲が 50 mA 未満程度に制限されます。

ステップ 3: C₂ は式 2 ～ 式 6 を使って計算できます。A、a、b、cは計算を単純化するための中間値で、物理的な意味はありません。これらの式は、R << R_LOAD であるものとし、さらに各コンデンサの ESR が小さいものと仮定しています。これらの仮定はいずれも妥当なもので、これによって生じる誤差はほとんどありません。C₂ は C₁ 以上とする必要があります。ステップ1 のリップルは、これを可能にするように調整できます。

高電流電源の場合は、図 4 に示すようにπ型フィルタの抵抗をインダクタに置き換えた方が有益です。この構成は、電力損失が小さいことに加えて、リップルおよびスイッチング・ノイズの除去性能が非常に優れています。問題は、これによって、共振する可能性のあるタンク回路が追加されることです。これは発振を招き、電源が不安定になります。したがって、このフィルタを設計する際の最初のステップは、フィルタの減衰方法を選ぶことです。図 4 には、3 つの有効な減衰手法が示されています。R_FILT を追加する方法（Damping Technique 1）には、コストやサイズへの影響がほとんどないという利点があります。一般に減衰抵抗の損失はゼロもしくはほぼゼロで、大きな電源の場合でも抵抗値を小さくすることができます。欠点は、インダクタの並列インピーダンスが下がることによって、フィルタの効果が大幅に損われることです。2 番目の手法（Damping Technique 2）には、最大限のフィルタ性能が得られるという利点があります。完全なセラミック・デザインが望ましい場合は、R_D をディスクリート抵抗としてセラミック・コンデンサと直列にすることができます。それ以外の場合は、物理的に大きい高 ESR のコンデンサが必要です。この追加容量（C_D）は、設計のコストとサイズを大幅に増大させます。減衰手法 3 （Damping Technique 3）は、減衰コンデンサ C_E が出力に追加されていて、過渡応答と出力リップルをある程度減らす助けとなるので、非常に有益な方法のように見えます。しかし、この手法は非常に大きい容量を必要とするので、最も高価な方法になります。さらに、出力に比較的大きな容量があることから、フィルタの共振周波数が下がり、それによってコンバータの実現可能な帯域幅が狭くなります。したがって、手法 3 は推奨できません。ADIsimPower 設計ツールでは手法 1 を使用します。その理由は、低コストであることと、自動化された設計プロセスにその手法を実装するのが比較的容易なことによります。

扱うべきもう 1 つの問題は補償です。直感的にわかりにくいかもしれませんが、ほとんどの場合は、帰還ループ内にフィルタを置くほうが望ましい結果を得ることができます。これは、フィルタを帰還ループ内に置くと、減衰をある程度助けることになり、フィルタの DC 負荷シフトと直列抵抗をなくして、リンギングの少ない良好な過渡応答を得ることができるためです。出力に LC フィルタ出力を追加した昇圧コンバータのボーデ線図を図 5 に示します。

 

 

 

帰還信号はフィルタ・インダクタの前または後で取ります。意外なのは、フィルタが帰還ループ内にないときでも、開ループボーデ線図が大きく変化することです。制御ループはフィルタが帰還ループ内にあってもなくても影響を受けるので、それに合わせて適切に補償を行うのが望ましい方法です。一般にこれは、目標のクロスオーバー周波数を、最大でも次式に示すフィルタの共振周波数（F_RES）の 5 分の 1 から 10 分の1 まで減らすことを意味します。

このタイプのフィルタの設計プロセスでは、ある部品の選択によって他の部品の選択が決まるので、基本的に繰り返しを伴います。

並列抵抗による減衰を用いた LC フィルタの設計プロセス（図 4 の手法 1）

ステップ 1: 出力に出力フィルタを使わないものとして、C₁ を選択します。開始点としては ピーク to ピークで 5 mV ～ 20 mV が妥当な値です。C₁ は、この値に基づき式 8 を使って計算できます。

ステップ 2: インダクタ L_FILT を選択します。経験上は、0.5 μH ～2.2 μH が妥当な値です。インダクタは、自己共振周波数（SRF）が高いものを選ぶ必要があります。大きいインダクタでは SRF も大きくなります。これは、高周波ノイズのフィルタリングにはあまり効果的でないことを意味します。小さいインダクタはリップルに対してさほど効果がなく、より大きなコンデンサ容量を必要とします。スイッチング周波数が高いほど、それだけインダクタを小さくすることができます。インダクタンスが同じ 2 個のインダクタを比較すると、SRF が大きいほど巻線間容量は小さくなります。巻線間容量は、高周波ノイズ用フィルタ周りの短絡のような働きをします。

ステップ 3: すでに述べたように、フィルタを追加すると、実現可能なクロスオーバー周波数（F_u）が低くなるので、コンバータの補償に影響します。電流モードの変換で実現可能な最大 F_u は、スイッチ周波数の 1/10 か、式 7 で計算したフィルタの F_RES の 1/5 の、いずれか小さい方になります。幸い、ほとんどのアナログ負荷は、特に高い過渡応答を必要としません。式 9 は、指定された過渡電流ステップに対応するためにコンバータの出力に必要とされる、おおよその出力容量（C_BW）を計算します。

ステップ 4: C₂ を C_BW と C₁ の最小値に設定します。

ステップ 5: 式 10 と式 11 を使って、減衰フィルタ抵抗のおおよその値を計算します。これらの式は完全に正確なわけではありませんが、大がかりな計算を行うことなく、閉形式解に最も近い値を得ることができます。ADIsimPower 設計ツールは、フィルタを組み込んだ状態のコンバータのオープンループ伝達関数（OLTF）とインダクタを短絡させた状態の OLTF を計算することによって、R_FILT を計算します。R_FILT の値の予測は、フィルタ付きコンバータの OLTF のピークが、インダクタを短絡させたコンバータの OLTF を 10 dB だけ上回るまで行います。この手法は、ADIsimPE のようなシミュレータや、スペクトラム・アナライザを使用する実験室で使用できます。

ステップ 6: 以上で、式 12 ～ 式 15 を使って C₂ を計算することができます。a、b、c、d は、式 16 を単純化するために使用しています。

ステップ 7: 必要なリップル仕様とトランジェント仕様を満たす良好な減衰フィルタ設計となるまで、ステップ 3 ～ ステップ 5を繰り返します。これらの式では、フィルタ・インダクタ R_DCRの DC 直列抵抗が無視されていることに留意してください。この抵抗は、低電流の電源ではかなりの大きさになります。この抵抗はフィルタの減衰を助けることによってフィルタ性能を向上させ、さらにそれによって必要な R_FILT とフィルタのインピーダンスを増加させます。これらの効果は、どちらもフィルタの性能を大幅に向上させます。したがって、これは低ノイズ条件にとって非常に有効で、L_FILT でのわずかな電力損失と引き換えに、ノイズ性能を向上させることができます。L_FILT におけるコア損失は、高周波ノイズの一部を減衰させる助けにもなります。したがって、高電流用の鉄粉コアが望ましい選択と言えます。これらのコアは、同じ電流容量の他のコアよりも小型で価格も安い傾向にあります。ADIsimPower では、最大限の精度を実現するために、フィルタ・インダクタの抵抗と 2 個のコンデンサの ESRの両方が考慮されていることは言うまでもありません。

ステップ 8: 計算値に合わせて実際の部品を選ぶときは、DC バイアスを考慮して、セラミック・コンデンサの容量をディレーティングするのを忘れないでください。

前述のとおり、図 4 には、フィルタを減衰させるための有効な手法が他に 2 つ示されています。並列抵抗の代わりにコンデンサ C_D を選んでも、フィルタを減衰させることができます。これには多少のコスト増を伴いますが、あらゆる手法の中で最良のフィルタ性能を得ることができます。

RC 減衰回路を用いた LC フィルタの設計プロセス（図 4 の手法 2）

ステップ 1: 上述のトポロジーと同様に、出力にフィルタを使わないものとして C₁ を選択します。出力リップルの最終的な目標値からすると、10 mVp-p ～ 100 mVp-p が妥当な開始点です。C₁ は、この値に基づき式 8 を使って計算できます。このトポロジーではフィルタの効果がより高いので、上述のトポロジーよりも C₁ を小さくすることができます。

ステップ 2: 上述のトポロジーと同様に、0.5 μH ～ 2.2 μH のインダクタを選択します。500 kHz ～ 1200 kHz のコンバータには 1 μH が妥当な値です。

ステップ 3: 前述のように、C₂ は式 16 から選ぶことができますが、R_FILT は装着されていないので、1 MΩ 程度の少し大き目の値に設定します。C₁ にコンデンサが 1 個追加されているにも関わらずこれが同じ値なのは、良好な減衰を実現するために、R_D が十分大きく設定され、C_D がリップルを大幅に減少させないことによります。C₂ は計算した C₂ 値、C_BW、C₁ のうち最も小さい値にします。この時点でステップ 1 に戻り、C₁ に基づいて仮定したリップルを調整するのは、C_BW と C₁ により近い C₂ を計算するうえで有効な方法です。

ステップ 4: C_D は、C₁ と同じ値に設定する必要があります。理論的には、使用する容量を大きくすれば、それだけフィルタの減衰を大きくすることができますが、コストとサイズの不要な増加を招き、コンバータの帯域幅を減少させるおそれがあります。

ステップ 5: R_D は式 17 から計算できます。F_RES は、式 7 を使用し、C_D の存在を無視して計算します。通常、R_D が十分に大きく、C_D はフィルタが共振する位置にほとんど影響しないので、これは良好な近似です。

ステップ 6: 以上で、 C_D と R_D が計算できたので、この計算した仕様値に一致するよう、直列抵抗を接続したセラミック・コンデンサを使用するか、ESR の大きいタンタル・コンデンサまたは同様のコンデンサを使用することができます。

ステップ 7: 計算値に合わせて実際の部品を選ぶときは、DC バイアスを考慮して、セラミック・コンデンサの容量をディレーティングするのを忘れないでください。

もう 1 つのフィルタ手法は、前の手法のフィルタにおける L をフェライト・ビーズに置き換えることです。ただし、この構成には多くの欠点があり、それによってスイッチング・ノイズのフィルタリングの有効性が制限され、さらにスイッチング・リップルについてはほとんど効果がありません。第一の欠点は飽和です。フェライト・ビーズは、非常に低いレベルのバイアス電流で飽和します。これは、フェライトのインピーダンスが、すべてのデータシートに示されているゼロ・バイアス曲線のインピーダンスよりもはるかに小さいことを意味します。それでもこれはインダクタであるため、出力コンデンサと共振する可能性があるので、減衰させる必要があります。しかし、ここではインダクタンスが変化するうえ、ほとんどのデータシートには最小限のデータしか記載されておらず、十分な特性評価ができません。このため、フェライト・ビーズを第 2 段のフィルタとして使用することは推奨できませんが、きわめて高い周波数でのノイズをさらに減らすために、第 2 段の下流側で使用することは可能です。

まとめ

この記事では、スイッチング電源用の出力フィルタ手法をいくつか示しました。それぞれのトポロジーについて、フィルタ設計に必要な予測と確認の作業量を減らすために、設計プロセスを順を追って考察してきました。エンジニアが迅速な設計を目指すエンジニアが、第 2 段出力フィルタで何が実現できるかを容易に理解できるように、式は幾分、簡略化しています。