はじめに

デルタ・シグマ（ΔΣ）ADCを高精度の計測に用いることは、従来の通念とは逆に単純な命題として捉えることができます。従来の通念によれば、歪みゲージ・ブリッジや熱電対といった低レベル信号の計測には、ADCの入力範囲に合わせるために増幅が必要とされます。同様に高い精度と除去を実現するには、高い出力レートとそれに付随するポストプロセシング機能が必要です。また、低インピーダンスのソースを直接測定することはできず、バッファリングが必要になります。従来の通念から自然に得られる結論は、高分解能のΔΣADCを使用すると、設計が複雑になるということです。従来の通念は広く受け入れられているものですが、それは必ずしも最善のものであることを意味しません。

リニアテクノロジーは過去5年以上にわたり、超高精度ΔΣ A/Dコンバータの広範なファミリを生産してきました。このファミリは、通常のΔΣコンバータには付きものの複雑化を回避しながら、極めて高い精度を実現することによって、他の高分解能コンバータとの差別化を図っています。キャリブレーション・シーケンス、設定レジスタ、フィルタ・セトリング時間、外部発振器は使用していません。時間、温度、電源電圧に関係なく絶対的な精度を確保するために、変換サイクルごとに透過的なオフセットと、フルスケール自動キャリブレーションが行われます。また、No Latency Delta-Sigma^™アーキテクチャにより、マルチプレクシング・アプリケーションが簡素化されています。内部発振器は、正確なライン周波数除去を可能にする一方で高周波数外部発振器の必要を無くし、更にそれに伴う結合の問題を解消します。

新しいLTC2440のブロック図を図2に示します。このデバイスは新しいΔΣコンバータ・アーキテクチャを採用していますが、ピンとタイミングは、既存のΔΣコンバータ製品ラインとの互換性を維持しています。オーバー・サンプリング比（OSR）はプログラムできるので、様々なアプリケーションに合わせて速度と分解能を調整することが可能です（図1を参照）。6.9Hz／24.6ビットから3.5kHz／17ビットまで、10個の速度と分解能の組み合わせを図3に示します。これらの組み合わせはシンプルなシリアル・インターフェースを通じて選択することができ、分解能はlog(RMSノイズ/5)/log 2です。デジタル・フィルタには遅延がないので、コンバータは、変換と変換の間における速度の選択や外部入力チャンネルの変更に、セトリング誤差なしで応答できます。

ADCが超低ノイズであれば、センサーのオフセット／テア電圧に関係なく、±2.5Vの入力範囲に対して2,500万個（200nV_RMSNOISE）、あるいは±50mVの入力範囲に対して50万個のカウント数を提供することにより、PGA使用に伴うシステムレベルの複雑化を避けることができます。絶対精度（5ppm INL、1ppmオフセット、10ppmフルスケール、すべて出力レートと無関係）と柔軟な入力範囲（GNDからV_CCまでのコモン・モード入力はV_REFと無関係）が、アナログ・フロント・エンドの回路を大幅に簡素化します。

PGAを使用しない低レベル信号測定

プログラマブル・ゲイン・アンプ（PGA）は、小さい信号入力（RTD、熱電対、歪みゲージ）を広い入力範囲のA/Dコンバータに入力する必要のあるシステムに広く使われています。通常は、センサーの出力電圧範囲をADCの入力範囲に合わせて増幅します。ADCによる入力基準ノイズはPGAのゲインによって減少します。しかし、システムの性能は、PGAのノイズ性能、およびそのオフセット性能、フルスケール性能、および直線性性能に支配されます。PGAは、新たな誤差源、ドリフト、コスト、複雑化をもたらすことによってシステムの性能を低下させます。更に、アンプ出力の飽和やADC入力のオーバーレンジを防ぐために、センサーのオフセット／テア電圧を無くすための調整が必要です。PGAはA/Dコンバータが関与するノイズを低減するために使われるので、ADCのノイズが十分に低ければ、PGAに関わるこれらのトレードオフを無くすことができます。

PGA（およびテア調整）を無くすには、オフセット、直線性、フルスケール精度、ドリフト、ノイズなどに関して非常に高い性能を備えたコンバータが必要です。更に、コンバータには、その入力幅のごく一部で高い分解能を保つために、全入力範囲にわたって十分な分解能を備えていることが求められます。これは、システム設計者がコンバータの全入力範囲の一部だけを使って、センサーとADCを直接接続することを可能にします。したがって、アナログ・フロント・エンドが大幅に簡素化されます。一般に、性能は全出力範囲にわたって生成されるカウント数によって決まります。分解能は、センサーのフルスケール出力電圧を、アナログ・フロント・エンドのRMSノイズで割ることによって決定されます。

6.9Hzで動作するLTC2440のRMSノイズ・レベルは±2.5Vの入力範囲に対して200nVで、これは25,000,000カウントに相当します。このデバイスはノイズ性能が極めて優れているので、500,000カウントで1回の変換（平均なし）を行うことができます。また、任意の±50mV範囲に対するDC誤差はゼロです（図4）。LTC2440はPGAが不要なので広い入力範囲を維持することができ、センサーのオフセット電圧とテア電圧の処理が容易です。オフセット誤差は温度に関係なく5µV未満で、フルスケールは0.003%以内、ドリフトは0.2ppm/C未満です。

LTC2440はDC性能が非常に優れているので、特別なシステム・キャリブレーションを行う必要がありません。プログラマブルOSRは、この優れたDC性能を低下させることなく、変換レートをシームレスに変更することを可能にします。880Hzでの動作では、LTC2440は同じ±50mVの範囲で約50,000カウントを維持します。更に図1に示すように、次の変換では、最大精度を維持しながらOSRを6.9Hzに変更することができます。OSRは、1本のピンをローまたはハイ（880Hzまたは6.9Hz）に接続するか、同じピンに5ビットのシリアル・ワードを加える（10段階の速度選択）ことによってプログラムします。

オフセット、フルスケール、積分直線性、および消費電力は、いずれも速度の選択と無関係です。精度が速度に依存しないことと遅延がないことにより、変換の速度と分解能を変更することが可能になります。例えば、LTC2440では出力レート3.5kHzで高速の信号をモニタし、更にノイズ指示値を下げるために、より低速の出力レートに切り替えることができます。これは、システム・モニタリング入力セトリング時の変動、自動範囲調整回路、あるいは一般的なデータ・アクイジションに有効です。

高出力レートを使わずに入力除去を実現

すべての高分解能ΔΣADCに共通する特性の1つが、オンチップ・デジタル・ローパス・フィルタです。これらのフィルタは、内部変調器のサンプリング・レートまでの範囲で、優れた除去性能を発揮します。内部変調器のサンプル・レートの整数倍では、不要な入力変動が、ほとんど減衰されることなくDCにフォールド・バックされます（エイリアシング）。ΔΣコンバータは出力レートの整数倍で入力をサンプリングします。これは通常、オーバー・サンプリング比（OSR）と呼ばれます。通常、OSRは大きい値を取るので（64以上）、入力ノイズ源の除去にはデジタル・フィルタが適しており、アンチエイリアシングに関する条件も単純です。

従来の高性能ΔΣADCは固定OSRで動作し、通常、その値は64～256です。これらのデバイスで50Hzおよび60Hzのライン周波数を除去するために、変調器のサンプル・レートf_SAMPLEはライン周波数の64～256倍（3.8kHz～15.3kHz）に限定されます。f_SAMPLEの周波数成分で入力に加わるノイズはDCにフォールド・バックされてエイリアスとなり、不要な誤差を発生させます。所定の除去周波数に対してOSRを大きくすると、f_SAMPLEも増大してアンチエイリアシング条件が緩和されます。

LTC2440の内部サンプリング・クロック（f_SAMPLE）は、出力レートに関係なく1.8MHzに固定されています。出力レートを変更するには、内部OSRを変更します。LTC2440が6.9Hzで作動する場合はデジタル・フィルタが50Hzと60Hzを同時に除去して、OSRは非常に高い値（32,768）になります。図5に示すように、サンプル・レートが1.8MHzの場合、LTC2440は、より低いOSRで動作する従来型コンバータよりはるかに高い除去性能を発揮し、アンチエイリアシングも容易になります。

バッファを使わずに低レベル信号を直接デジタル化

A/Dコンバータに関して一般的に見過ごされたり誤解されたりしている問題は、スイッチド・キャパシタ・サンプリング回路が性能にもたらす影響です。ΔΣコンバータの入力端子は、周波数f_SAMPLEでスイッチングを行う高周波数スイッチド・キャパシタ・アレイです。外部回路をコンバータに接続した場合、入力はサンプリング周期（1/f_SAMPLE）以内でセトリングし、誤差は生じません。セトリング時間は、センサーのソース・インピーダンス、入力端子の外部容量、ADCのサンプル・レート、および内部サンプリング・コンデンサのサイズによって決まります。

高分解能ΔΣコンバータのいくつかのメーカーは、見かけ上の入力セトリングを改善する巧妙な方法を数多く考案しましたが、システム性能におけるトレードオフによって、これらの方法の多くがアプリケーションにとって非実用的なものになってしまいました。いくつかの方法では、スイッチ・キャパシタ・アレイを外部回路から分離するために、信号経路上にオンチップ・バッファが置かれています。このアプローチに伴う問題は、入力信号範囲が「グラウンド+数百ミリボルト」から「V_DD–1.5V」までに制限されることです。多くのセンサーの出力範囲がこの範囲を外れているので、これらのバッファを使用することはできません。他のメーカーは、まず粗いサイクルを通じてバッファ出力の一部をサンプリングし、その後に細かいサイクルで残りをサンプリングすることによって、この問題を解決しようとしました。これはグラウンドに近い入力信号への対応を可能にしますが、アンプのオフセットおよびコモン・モード除去の関数としてのセトリング誤差を発生させます。これは、時間と温度によって変化する信号依存の誤差を発生させる結果となります。

このような理由から、ほとんどのシステム設計者は入力バッファ回路をディスエーブルして、外部的に入力セトリングを扱うという選択をしています。一部の設計者は、ADCへの入力に置いたバイパス・コンデンサを廃止してセンサーを直接コンバータに接続すると、入力セトリング誤差が無くなることを発見しました。この場合、入力セトリング誤差は大きい外部コンデンサの関数ではなくなりますが、外部ソース抵抗と内部サンプリング・コンデンサ（通常は数pF程度）の関数となります。

LTC2440は、出力インピーダンスが500Ωまでのセンサーを、入力セトリング電流による誤差なしで直接デジタル化することができます。これは、熱電対、RTD、および350Ωブリッジの直接デジタル化を可能にします。リモート・センシングの場合は、LTC2440をセンサーに直接接続できます。コモン・モードと通常モードでの優れた入力除去によって直接接続が可能になり、外部アンプ、レベル・シフタ、コンデンサが不要になります。プログラマブルOSR技術が内部サンプリング・レートを変えることなく出力レートを調整するので、入力セトリング特性は変換レートと無関係になります。したがって、出力レベルと入力セトリング特性を変えることなく、6.9Hzから3.5kHzまでの任意の出力レートで、ソース・インピーダンス500Ωの信号を測定することができます。

低速の外部発振器による動作

f_SAMPLEは、9MHzで動作するように工場で調整済みのオンチップ発振器によって、1.8MHzにセットされます。この発振器は、デバイスに外部発振器を取り付けることによってオーバーライドできます。例えば外部発振器を100kHzにセットすると、内部サンプル・レートは20kHzに低下します。この内部サンプル・レートは、60Hzで大きい入力除去性能を発揮する従来型ΔΣコンバータのそれと同程度ですが、LTC2440は0.6Hzを超える周波数を除去します（図6を参照）。これは、非現実的とも言えるMΩ単位の外部抵抗やファラッド単位のコンデンサを使用するローパス・フィルタに相当する性能です。0.6Hzを超える周波数の除去に加えて、LTC2440のフロント・エンド・アナログ回路には、非常に低い周波数の1/fノイズとオフセット・ドリフトを除去するチョッパが組み込まれています。これらの条件下で、LTC2440は、非常にノイズの多い環境でDC電圧を高精度で測定するために使用できます。

このようなアプリケーションの1つが、シャント抵抗を通じたDC電流の測定です（図7を参照）。サンプル・レートまでの範囲で、0.6Hzを超えるあらゆるノイズが120dB以上除去されます。OSRが大きいので（32,768）アンチエイリアシングの条件は単純です。デジタル・フィルタ・サンプルに低いOSRを使用する他のΔΣコンバータでは、入力レートが150Hz未満の場合、アンチエイリアシングが非常に難しくなります。

100kHzの外部発振器と最大限の分解能（OSR = 32,768）で作動させた場合、LTC2440のRMSノイズは、±2.5Vの入力範囲全域で200nVです。どちらの方向についても、低周波数システム・ノイズに関わりなく、1Ωの抵抗を通じて6ディケードの電流を正確に測定することができます。LTC2440の柔軟なコモン・モード入力範囲は、V_DDに近いこれらの信号をデジタル化することを可能にします。

低消費電力動作

速度／分解能の調整に加えて、LTC2440では、自動スリープ・モードを使って平均消費電力を調整することも可能です。変換サイクルでは、LTC2440は変換出力レートに関係なく8mAの電流を消費します。変換が完了すると、デバイスは自動的に低消費電力のスリープ状態になります。この時に流れる電流は8µAです。デバイスは、変換結果が読み出されるまでこの状態のままになります。DC消費電力は、低消費電力スリープ・モードの時間を延長することによって低減できます。

例えば、最小変換レートT_CONV = 0.285msに 合 わせてOSRをプ ログ ラムして（OSR = 64）スリープ状態を10msに延長すると、有効出力レートは100Hz、消費電力は1.3mW未満になります。更にスリープ状態を100msまで延長すると、有効出力レートは10Hz、消費電力は150µWになります。ノイズ、消費電力、および速度は、OSRとスリープ・モード時間を設定することによって調整できます。

まとめ

LTC2440は高い精度と優れた安定性、そして使い易さを備えており、またこれらはLTC2400製品ファミリに共通する特長です。このデバイスでは、出力レートと無関係に高速と高精度を実現するために、プログラマブルOSRデジタル・フィルタと高速アナログ変調器が組み合わされています。LTC2440では広い範囲にわたって速度と分解能の組み合わせをプログラムできるので、広範なアプリケーションに対応できるだけの十分な安定性が実現されています。