CN0371
同期復調機能付きの低消費電力 LVDT シグナル・コンディショナ
※Rev.0を翻訳したものです。最新版は英語資料をご覧ください。
概要
設計リソース
設計／統合ファイル
• Schematic• Bill of Materials
• Assembly Drawing
• Allegro Layout Files
• Gerber Files 設計ファイルのダウンロード 925.21 K
評価用ボード
型番に"Z"が付いているものは、RoHS対応製品です。 本回路の評価には以下の評価用ボードが必要です。
- EVAL-CFTL-LVDT ($97.69) Measurement Specialties LVDT Sensor
- EVAL-CN0371-SDPZ ($52.97) Low Power LVDT Signal Conditioner with Synchronous Demodulation
- EVAL-SDP-CB1Z ($116.52) Eval Control Board
デバイス・ドライバ
コンポーネントのデジタル・インターフェースとを介して通信するために使用されるCコードやFPGAコードなどのソフトウェアです。
AD719x GitHub no-OS Driver Source Code
AD7192 IIO High Precision ADC GitHub Linux Driver Source Code
機能と利点
- LVDTシグナル・コンディショナ
- 低消費電力
- 同期検出
製品カテゴリ
マーケット & テクノロジー
使用されている製品
参考資料
-
UG-277: SDP-B コントローラ・ボード2010/12/08PDF753 kB
-
CN-0371: 同期復調機能付きの低消費電力 LVDT シグナル・コンディショナ (Rev. 0)2015/03/23PDF392 K
回路機能とその特長
図1に示す回路は、機械的な基準点からの直線的な位置または直線的な変位を高精度に測定可能な、全機能内蔵型リニア可変差動トランス（LVDT）シグナル・コンディショニング回路です。アナログ領域の同期復調機能を使って位置情報を抽出し、外部ノイズに対する耐性を持たせます。24ビットのΣ-Δ A/Dコンバータ（ADC）で位置出力を高精度にデジタル化します。
LVDTでは、可動コアとコイル・アセンブリ間の電磁結合を利用しています。この非接触（つまり無摩擦）動作であることが、動作環境が過酷になる可能性があり長寿命と高信頼性を要する、航空宇宙、プロセス制御、ロボット装置、原子力、化学プラント、油圧、発電タービンなどのアプリケーションでLVDTが広く用いられている主な理由です。
LVDT励起信号を含む回路全体の消費電力はわずか10mWです。回路の励起周波数と出力データ・レートはSPIで設定できます。このシステムでは、設定可能な帯域幅がダイナミック・レンジとトレードオフの関係にあります。この回路は1kHz以上の帯域幅をサポートし、20Hzの帯域幅では100dBのダイナミック・レンジを有するため、高精度の工業用位置計測アプリケーションに最適です。
回路説明
同期復調器ADA2200は、LVDTの2次側信号をフィルタ処理することにより位置情報を抽出してから、この信号をLVDTのコアの変位に比例する低周波数の出力電圧に復調します。ADA2200は、デジタル化と出力のフィルタ処理を行う24ビットΣ-Δ ADC AD7192を駆動します。ADA2200はLVDTの同期励起信号を生成し、スイッチADG794は、CMOSレベルの励起信号を高精度の3.3V方形波に変換してLVDTの1次側巻線を駆動します。
LVDTは、直線的な変位をそれに比例する電気信号に変換する絶対変位トランスジューサで、測定箇所に取り付けられた可動コアを備えた特殊な巻線のトランスです。1次側巻線に励起信号が与えられます。コアが動くと、2次側巻線の電圧が動きに比例して変化し、この電圧から位置が算出されます。
LVDTには多くの種類があり、それらから位置を抽出するさまざまな方法があります。図1の回路では4線式LVDTを使用しています。LVDTの2つの2次側出力は電圧が互いに逆になるように接続され、減算を行います。LVDTのコアが中心位置のとき、2つの2次側出力の各電圧は等しく、2本の巻線間の電圧差はゼロになります。コアが中心位置から動くと、2次側巻線間の電圧差は大きくなります。LVDTの出力電圧の位相は移動方向によって変化します。
この回路のマスター・クロックはAD7192 ADCによって生成されます。ADA2200は、マスター・クロックを受け取り、LVDTの励起信号として使用する基準クロックを含む内部クロックの全てを生成します。ADA2200のクロック分周器は4.8kHzの励起信号を供給するように構成されています。ADG794は、励起信号をADCの電源電圧から得られる高精度の±3.3V（差動）方形波に変換します。また、3.3V電源はADCのリファレンス電圧としても使用されているため、励起信号とADCのリファレンス電圧が比例することにより、回路のノイズ性能と安定性能が向上します。システム用の3.3Vは、5V電源で駆動する低ドロップアウト・レギュレータADP151から供給します。
LVDTの2次側巻線とADA2200入力の間の結合回路を使って、信号の帯域制限およびRCLKとADA2200入力間の相対位相の調整を行います。この回路は直交（位相= 90°）応答が最大に、同相（位相= 0°）応答が最小になるように構成します。これにより、直交出力の測定だけで位置を特定することができ、ADA2200の出力電圧が回路内の位相変動から受ける影響が小さくなります。位相変動は、主に実効直列抵抗とインダクタンスを変化させるLVDTの温度変化に起因します。
ADA2200出力のアンチエイリアシング・フィルタはADCが対応する信号帯域幅を維持します。AD7192の内部デジタル・フィルタの出力帯域幅は出力データ・レートの約0.27倍です。最大出力データ・レートが4.8kHzでの出力帯域幅を維持するため、出力アンチエイリアシング・フィルタの−3dBコーナー周波数を約2kHzに設定します。低い出力データ・レートを必要とするシステムでは、アンチエイリアシング・フィルタのコーナー周波数をそれに応じて下げることができます。
内蔵同期復調器
ADA2200の内蔵同期復調器は回路のコアを構成するもので、独自の電荷シェアリング技術を使ってアナログ領域内でディスクリートの時間信号処理を行います。ADA2200の信号経路は完全差動で、高インピーダンスの入力バッファと、それに続く固定ローパス・フィルタ（FIRデシメーション・フィルタ）、プログラマブルIIRフィルタ、復調器、差動出力バッファから構成されます。入出力の同相電圧は1.65Vに等しい値（電源電圧3.3Vの半分）です。
ADA2200は、AD7192 ADCから4.92MHzのクロックを受け取り、LVDTの励起信号として使用する4.8kHzの基準クロックに加え内部クロック信号の全てを生成します。ADA2200は設定可能なクロック分周器を備えており、さまざまな励起周波数に対応するように設定することができます。
CMOSスイッチ
CMOSスイッチADG794を選択したのは、スイッチのオン抵抗が小さい、切替え時間が短い、ブレーク・ビフォア・メークの切替え動作をする、および低価格であるからです。
ADG794は、ADA2200の低電圧CMOSレベルのRCLK出力を、LVDTを駆動する低インピーダンスの差動出力方形波信号源に変換します。正の3.3V信号を駆動するスイッチにヘッドルームを与えるため、ADG794のVDD入力には5V電源から給電します。
LVDT
図1の回路は少しの変更でさまざまなLVDTに対応します。Measurement Specialties社製のE-100 LVDTを4線式で使用し、回路の主な特性を検証しました。E-100はストローク範囲が±2.54mm、ストローク端での出力感度が240mV/V、フルスケール・レンジの最大直線性誤差が±0.5%のデバイスです。動作周波数範囲は100Hz～10kHzです。全詳細については、EシリーズLVDTのデータシートを参照してください。
ADA2200の入力結合ネットワーク
ADA2200の入力結合ネットワークはさまざまなLVDT用に調整することができます。LVDTの2次側巻線のインダクタンスとシャント・コンデンサ（C4）でタンク回路を構成します。抵抗R4とR33でタンク回路のQを下げることにより、回路はLVDT巻線のインダクタンスと抵抗の変化による影響を受けにくくなりますが、代償として消費電力が増えます。R34/C24とR35/C25で構成されるRCフィルタ対は信号帯域幅を減らし、回路の相対位相を調整するための自由度を増やします。ADA2200内部の位相検波器（PSD）からの最大出力は、相対位相シフトが0°または180°のときに生じます。
4.8kHzの方形波を励起するE-100 LVDTの場合、最大出力にするための最適な位相は以下の部品の値で得られます。
- R4 = R33 = 2.2 kΩ
- R34 = R35 = 1 kΩ
- C24 = C25 = 3300 pF
- C4 = 0.01 μF
回路を調整するため、LVDTのコアをフルスケールに近い出力信号を生成するように配置することによって位相を測定することができます。次に、同相（I）と直交（Q）の出力信号を測定します。これらの測定値を使用し、相対位相は以下のように計算します。
θRELの絶対値が約±3°より小さくなるまでネットワーク部品を調整すると、LVDTの電気的パラメータの変動に対する回路の感度が改善されます。
ADCの選択と同期
出力データ・レートを設定可能で、さまざまなデジタル・フィルタ出力のオプションがあることからΣ-Δ ADC AD7192を選択したため、帯域幅とノイズの間のトレードオフが可能です。マスター・クロックの出力機能により、ADCのサンプリング・クロックの周波数をADA2200の出力信号に容易にロックさせることができます。この機能はデジタル・フィルタの性能を最適化するのに必要です。LVDT信号から位置を特定するために必要な値は、1励起クロック周期での平均値です。したがって、AD7192の出力データ・レートを1励起クロック周期に相当する4.8kHzに設定すると、必要な平均値が得られます。励起クロック周期とADCのサンプリング周波数がロックされていないと、位置測定の再生値に誤差が含まれます。出力データ・レートを分割することは、実質的に複数の励起クロック周期で平均することです。
デジタル・フィルタの性能は周波数領域でも解析することができます。LVDTのコアの位置を固定したときでも、ADA2200の出力信号には励起信号周波数の倍数でのエネルギーが含まれます。これらの周波数成分はスプリアス誤差の要因になります。AD7192は、出力データ・レートの倍数で伝達関数がゼロになるsinc3またはsinc4の伝達関数を備えています。出力スプリアスは、ADCの出力データ・レートを励起信号周波数（または励起周波数の約数）に設定することによって除去されます。励起クロック周期とADCのサンプリング周波数がロックされていないと、スプリアスは伝達関数のゼロまで減少しません。
回路図、レイアウト、部品表などが全て揃った技術文書については、www.analog.com/CN0371-DesignSupportをご覧ください。
性能解析用ユーザー・ソフトウェア
この回路は、ボード上のデバイスの設定と回路性能の評価を行うグラフィカル・ユーザー・インターフェースに対応しています。タブを使って、回路のキャリブレーションやデバイスの設定、ならびにノイズ性能、直線性能、リアル・タイム位置測定の表示を行うことができます。ソフトウェア・パッケージの詳細については、CN-0371ソフトウェア・ユーザー・ガイド（英語）を参照してください。
ノイズの解析
回路の出力ノイズはADCの出力データ・レートの関数になります。2.5Vのフルスケール出力電圧を仮定した場合の、ADCのサンプリング・レートに対するデジタル化データの有効ビット数（ENOB）を表1に示します。回路のノイズ性能はLVDTのコアの位置には影響されません。
| ADS Data Rate (SPS) | Output Bandwidth (Hz) | ENOBs (RMS) | ENOBs (P-P) |
| 4800 | 1300 | 14.0 | 11.5 |
| 1200 | 325 | 14.9 | 12.4 |
| 300 | 80 | 15.8 | 13.3 |
| 75 | 20 | 16.2 | 13.6 |
ADA2200の出力ノイズが周波数に依存しない場合、有効ビット数は出力データ・レートが1/4に低下するごとに1ビットだけ増えることが予想されます。低い出力データ・レートでENOBの増加量が減っているのは、低い出力データ・レートでノイズフロアを支配し始める出力ドライバの1/fノイズに起因しています。
直線性テストの結果
直線性は、まずコアの変位を±2.0mmにした2ポイント・キャリブレーションを行うことによって測定しました。これら2つの測定値から勾配とオフセットを求めて予想直線を設定しました。次に、±2.5mmのフルスケール・レンジでコアを変位させて測定しました。予想直線のデータから測定データを差し引いて直線性誤差を求めました。
測定データは、回路性能がEシリーズLVDTのデータシートに規定された直線性より良好なことを示しています。
複数のLVDTの同期動作
多くのアプリケーションでは複数のLVDTをごく近接して使用しています。LVDTが同じようなキャリア周波数で動作すると、浮遊磁気結合によってビートが生じる可能性があります。このビートはこのような条件で行われる測定の精度に影響を与える恐れがあります。このような状況にならないようにするため、全てのLVDTを同期させる必要があります。
リセットから同時に復帰させることにより、複数のADA2200デバイスを同期させることができます。ADA2200は、RSTがデアサートされた後のCLKINの最初の立上がりエッジでリセット・モードから復帰します。したがって、ADA2200のCLKINピンの全てを単一のソースから駆動し、RESETBラインの全てを単一のソースから駆動すれば、デバイスが確実に同期して動作します。デバイスが異なるクロック・エッジでリセットするのを防ぐため、RESETBをCLKINの立上がりエッジの近くでデアサートするのは避けてください。ADA2200デバイスのRCLK出力をモニタして、ADA2200デバイスが適切に同期していることを確認することができます。
バリエーション回路
システムによっては、Σ-Δコンバータの代わりにSAR ADCを使用した方が好ましい場合もあります。このような場合、ADCの変換クロックをADA2200の更新レートに同期させる必要があります。前に説明したように、ADA2200の出力には励起周波数の倍数のスプリアスが含まれています。これらのスプリアスは、1個の移動平均フィルタを使用するか、または複数の移動平均フィルタをカスケード接続することによって除去できます。移動平均フィルタは、実装が容易で優れた時間領域特性を示します。スプリアスを完全に除去するには、移動平均のサンプリング・サイズを8サンプルの整数倍にする必要があります。
超低消費電力、デュアル・チャンネル、12ビットSAR ADC AD7091R-2に接続したADA2200を図4に示します。ADA2200のOUTP出力とOUTN出力を順次サンプリングできるようにデュアル・チャンネルのADCを使用します。ADA2200は離散的な時間のサンプリング結果を出力するので、2つの連続する出力サンプルで差動動作（VOUTP − VOUTN）をさせることにより差動測定を行うことができます。
SYNCO信号はADA2200の出力サンプリング周期ごとにアクティブになります。SYNCOを使ってマイクロコントローラに割込みをかけ、1対のADCサンプル（OUTPおよびOUTNをサンプリング）を形成することができます。ここに示したケースでは、サンプリング周期は励起クロック周波数の8倍、つまり38.4kHzなので、ADCは76.8kSPSのレートでサンプリングします。
回路の評価とテスト
CN-0371の回路はEVAL-CN0371-SDPZ回路ボードとEVAL-SDP-CB1Z SDP-Bコントローラ・ボードを使用します。これら2枚のボードは120ピン接続用コネクタを備えているので、手早く組み立てて回路の性能を評価することができます。この回路ボードは評価対象の回路を備えており、SDP-BボードはCN-0371評価用ソフトウェアとともに使用し、回路ボードからデータをキャプチャします。
必要な装置
以下の装置が必要です。
- USBポート付きWindows® XP（32ビット）、WindowsVista®、またはWindows 7搭載PC
- EVAL-CN0371-SDPZ回路ボード
- EVAL-SDP-CB1Z SDP-Bコントローラ・ボード
- CN-0371評価用ソフトウェア
- Measurement SpecialtiesのE-100エコノミー・シリーズLVDT（EVAL-CFTL-LVDT）
評価開始にあたって
CN0371.zipファイルをダウンロードしてsetup.exeファイルを実行します。プログラムはデフォルトでAnalog Devicesのディレクトリにインストールされます。プログラム名はCN0371です。
機能ブロック図
回路のブロック図については図5を参照してください。全体回路図については、CN-0371設計サポート・パッケージに含まれているEVAL-CN0371-SDPZ-Schematic.pdfファイルを参照してください。回路ボードの5V電源は、SDP-Bボードの120ピン・コネクタを介してUSBバスから供給されます。
セットアップ
EVAL-CN0371-SDPZ回路ボードの120ピン・コネクタをEVAL-SDP-CB1Z SDP-BボードのCON Aコネクタに接続します。120ピン・コネクタの両端にある穴を利用し、ナイロン製ハードウェアを使って2枚の基板をしっかり固定します。
テスト
評価用ソフトウェアを起動し、PCからのUSBケーブルをSDP-BボードのミニUSBコネクタに接続します。
USBによる通信が確立されると、SDP-Bボードで回路ボードとの間のデータの送受信およびキャプチャを行うことができます。
SDP-Bボードに接続された回路ボードの写真を図6に示します。SDP-Bボードに関しては、UG-277ユーザー・ガイドを参照してください。
テスト・セットアップとキャリブレーションについての詳細、およびデータ・キャプチャ用評価ソフトウェアの使用方法については、CN-0371ソフトウェア・ユーザー・ガイドを参照してください。
プロトタイプ開発での接続
EVAL-CN0371-SDPZ回路ボードはEVAL-SDP-CB1Z SDP-Bボードと併用するように設計されていますが、マイクロプロセッサを使用することにより、AD7192のSPIインターフェースとインターフェースすることができます。その他のコントローラをEVAL-CN0371-SDPZ回路ボードと併用するためには、サードパーティによるソフトウェア開発が必要になります。
アルテラやザイリンクスのフィールド・プログラマブル・ゲート・アレイ（FPGA）とのインターフェースに使用可能な既存のインターポーザ・ボードがあります。Niosドライバを使用することにより、アルテラのBeMicro SDKボードをBeMicro SDK/SDPインターポーザと併用することができます。FMCコネクタを備えたザイリンクスのどの評価用ボードもFMC-SDPインターポーザ・ボードと併用することができます。
EVAL-CN0371-SDPZはディジレントのImodインターフェース仕様とも互換性があります。
システムのテスト・セットアップの写真を図6に示します。回路図、レイアウト、ガーバーファイル、部品表などの技術文書は全てCN0371設計支援パッケージ（www.analog.com/CN0371-DesignSupport）に含まれています。