

## SDP-B コントローラ・ボード

### はじめに

このユーザー・ガイドでは、[EVAL-SDP-CB1Z](#) システム・デモストレーション・プラットフォーム、すなわちアナログ・デバイセズの **Blackfin® (SDP-B)** コントローラ・ボードについて説明します。この **SDP-B** コントローラ・ボードは、アナログ・デバイセズ・システム開発プラットフォーム(SDP)に含まれています。SDP は、一連のコントローラ・ボード、インターポーザ・ボード、ドーター・ボードから構成されています。

SDP コントローラ・ボードは、PC と被評価システムとの間の通信手段を提供します。インターポーザ・ボードは、2 個のコネクタの間で信号経路を設定します。ドーター・ボードは、製品評価ボードと **Lab™** 参考回路ボードで提供する回路の集まりです。SDP-B は、多くのアナログ・デバイセズ製品と参考回路の評価システムに組み込んで使用します。このユーザー・ガイドは、SDP-B ボードのセットアップ方法および PC との USB 通信を開始させる方法を理解しようとするシステム技術者を主な対象としています。

SDP-B ボードは、種々のアナログ・デバイセズ製品の評価ボードおよび **Lab** 提供の参考回路と組み合わせて、ユーザーの評価環境に組み込んで使用するようにデザインされています。SDP-B は、コンピュータに対する USB 2.0 ハイ・スピード接続を提供するため、PC アプリケーションからこのプラットフォーム上にある製品を評価することができます。SDP-B は **ADSP-BF527 Blackfin** プロセッサを採用しており、**Blackfin** プロセッサのペリフェラル通信ラインは、小型フットプリントを採用した 2 個の同型 120 ピン・コネクタを介して製品ドーター・ボードから使用することができます。

SDP-B ユーザー・ガイドでは、SDP-B ハードウェア(EVAL-SDP-CB1Z ボード)とソフトウェアをコンピュータにインストールする方法を説明します。必要なインストール・ファイルは、評価ドーター・ボード・パッケージに添付されています。ゲッティング・スターティドのセクションでは、ソフトウェアとハードウェアのインストール手順、PC システム条件、基本ボードについて説明します。ハードウェアの説明のセクションでは、EVAL-SDP-CB1Z 製品について説明します。EVAL-SDP-CB1Z の回路図は、回路図のセクションに示します。

最終ページの重要なお注意と法的条項をお読みくださるようお願いいたします。

Rev. 0

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属します。  
※日本語データシートは REVISION が古い場合があります。最新の内容については、英語版をご参照ください。  
©2011 Analog Devices, Inc. All rights reserved.

## 目次

はじめに.....	1	USB のインストール.....	4
改訂履歴.....	2	SDP のパワーアップ/パワーダウン .....	4
製品概要.....	3	ハードウェアの説明.....	5
テクニカル・サポートまたはカスタマー・サポート .....	3	LED.....	5
製品情報 .....	3	コネクタの詳細.....	5
規制に対する適合性 .....	3	電源.....	10
ゲッティング・スターティド .....	4	ドーター・ボード・デザインのガイドライン.....	10
梱包内容 .....	4	機械的仕様.....	12
PC の構成.....	4	回路図.....	13

## 改訂履歴

6/11—Revision 0:Initial Version

## 製品概要

### SDP-B ボードの特長

- アナログ・デバイセズの ADSP-BF527 Blackfin プロセッサを採用
- コア性能:最大 600 MHz
- 208 ボール CSP-BGA パッケージを採用
- 24 MHz の CLKIN 発振器
- 5 Mb の内部 RAM メモリ
- 32 Mb のフラッシュ・メモリ
  - Numonyx M29W320EB または
  - Numonyx M25P32
- SDRAM メモリ
  - Micron MT48LC16M16A2P-6A - 16 Mb×16 ビット(256 Mb/32 MB)
- 120 ピン小型フットプリント・コネクタ×2
  - Hirose FX8-120P-SV1(91)、120 ピン・ヘッダー
- 使用可能な Blackfin プロセッサ・ペリフェラル
  - SPI
  - SPORT
  - TWI<sup>2</sup>C
  - GPIO
  - PPI
  - 非同期パラレル
  - タイマ

詳細については、<http://www.analog.com/jp/sdp> をご覧ください。

## テクニカル・サポートまたはカスタマー・サポート

次の方法でアナログ・デバイセズ・カスタマー・サポートにご連絡いただけます。

- SDP ウェブサイト  
<http://www.analog.com/jp/sdp>
- Eメール・プロセッサへの質問
  - [processor.support@analog.com](mailto:processor.support@analog.com) (ワールドワイド)
  - [processor.europe@analog.com](mailto:processor.europe@analog.com) (ヨーロッパ)
  - [processor.china@analog.com](mailto:processor.china@analog.com) (中国)
- 電話による質問  
1-800-ANALOGD
- 最寄りのアナログ・デバイス営業所または認定代理店
- 下記住所への郵便による質問  
Analog Devices, Inc.  
Three Technology Way  
P.O. Box 9106  
Norwood, MA 02062-9106  
USA

## 製品情報

製品情報は、アナログ・デバイセズのウェブサイトから提供しています。

### アナログ・デバイセズのウェブサイト

アナログ・デバイスのウェブサイト [www.analog.com/jp](http://www.analog.com/jp) では、広範囲な製品(アナログ集積回路、アンプ、コンバータ、デジタル信号プロセッサ)の情報を提供しています。

[MyAnalog.com](http://MyAnalog.com) は、お客様の欲しい最新情報のみを表示するようにウェブ・ページを無償でカスタマイズできるアナログ・デバイセズ・ウェブサイトの機能です。例えばすべてのドキュメントではなくドキュメントの正誤情報だけに限定するなどのように、注目するウェブ・ページの更新通知を含む E メールを毎週受信するように選択することができます。[MyAnalog.com](http://MyAnalog.com) は、本アプリケーション・ノート、データシート、コード例などに対するアクセスを提供します。

[MyAnalog.com](http://MyAnalog.com) にご登録ください。ユーザー登録すると、ログオンだけで済みます。ユーザー名には E メール・アドレスをご使用ください。

## 規制に対する適合性

**EVAL-SDP-CB1Z** は、実験室環境で使用するようデザインされています。このボードは、最終製品として使用すること、またはそれに組込んで使用することは意図されていません。このボードはオープン・システム・デザインであり、シールドされた筐体を採用していないため、近くにある他の電子機器に干渉を与える恐れがあります。このボードは、医用機器または高周波機器の内部または近くで使用しないでください。このボードを使用しない場合は、保護機能が付いた出荷パッケージに保存してください。

**EVAL-SDP-CB1Z** ボードは、ヨーロッパ EMC 規制 89/36/EC (93/68/EEC 改訂)の条件に適合していることが認定されており、CE マークで表示しています。

## ゲッティング・スターティド

このセクションでは、ユーザーの評価システムに組込んで SDP-B ボードを使用する際に役立つ情報を提供します。

次の内容を説明します。

- 梱包内容
- PC の設定
- USB のインストール
- SDP のパワーアップ/パワーダウン

### 梱包内容

**EVAL-SDP-CB1Z** ボードの梱包には次の内容が含まれています。

- EVAL-SDP-CB1Z ボード
- 1 m の USB 標準 A—B 間ミニ・ケーブル

足りない項目がある場合には、**SDP-B** をご購入いただいたベンダーに連絡するか、アナログ・デバイセズにご連絡ください。

### PC の構成

SDP ボードを動作させるためには、次の最小構成のコンピュータが必要です。

- Windows XP サービス・パック 2 または Windows Vista®
- USB 2.0 ポート

SDP-B ボードを梱包から取り出すとき、製品を破壊する恐れのある静電放電を回避するためボードの取り扱いには注意してください。

### USB のインストール

次を実施して、SDP-B ボードをコンピュータに安全に取り付けてください。ソフトウェア・アプリケーションのインストール手順には 2 つのステージがあります。最初のステージではアプリケーション・ソフトウェアをインストールします。2 番目のステージでは、.NET Framework 3.5 と必要なドライバをインストールします。

#### ソフトウェアのインストール

1. 添付のアプリケーション・インストールを実行します。最初のステージでは、アプリケーション GUI と必要なサポート・ファイルをコンピュータへインストールします。
2. アプリケーション・インストールに続いて、.NET Framework 3.5 と SDP ボードのドライバ・パッケージをインストールします。.NET Framework 3.5 がコンピュータにインストール済みである場合は、このステージをスキップし、ステップ 2 はドライバ・パッケージのインストールのみになります。

#### SDP-B ボードと PC の接続

SDP-B ボードをコンピュータの USB 2.0 ポートへ添付の標準 A—B 間ミニ・ケーブルを使って接続します。

#### ドライバ・インストールの確認

SDP-B ボードを使う前に、ドライバ・ソフトウェアが正しくインストールされていることを確認します。

Windows のデバイス・マネージャを開いて、**ADI Development Tools** に SDP ボードが表示されていることを確認します(図 1 参照)。




図 1. デバイス・マネージャ

### SDP のパワーアップ/パワーダウン

次のセクションでは、SDP-B を安全にパワーアップ/パワーダウンさせる方法を説明します。

#### SDP-B ボードのパワーアップ

1. SDP-B ボードを 120 ピン・コネクタを使ってドーター評価ボードへ接続します。
2. ドーター・ボードに電源を加えます。
3. コンピュータの USB ポートを SDP-B ボードに接続します。

#### SDP-B ボードのパワーダウン

1. ドーター評価ボードの電源を切ります。
2. コンピュータの USB ポートを SDP-B ボードから切り離します。
3. SDP-B ボードをドーター評価ボードから切り離します。

## ハードウェアの説明

このセクションでは、[EVAL-SDP-CB1Z](#) ボードのハードウェア・デザインについて説明します。

次の内容を説明します。

- LED—このセクションでは、SDP ボード上の LED について説明します。
- コネクタの詳細—このセクションでは 120 ピン・コネクタのピン配置を説明します。
- 電源—このセクションでは、SDP の電源条件を示し、コネクタの電源入力ピンと電源出力ピンを示します。
- ドーター・ボードのデザイン・ガイドライン—このセクションでは、SDP と組み合わせて使用するドーター・ボードのデザイン方法のガイドラインを示します。
- 機械的仕様—このセクションでは寸法情報を提供します。

### LED

SDP-B ボード上に LED が 2 個あります(図 2 参照)。

#### 電源 LED (LED2)

緑の電源 LED は、SDP-B ボードの電源が入っていることを表示します。この LED は、SDP-B と PC との間の USB 接続を表示するものではありません。




図 2.SDP-B ボードの LED

### LED 1

オレンジの LED は、評価アプリケーション開発者用の診断ツールとして使われる LED です。

### コネクタの詳細

SDP-B ボードには同型の 120 ピン・ヘッダー・コネクタ Hirose FX8-120P-SV1(91)が 2 個あります。これらのコネクタを経由して、[ADSP-BF527](#) Blackfin プロセッサのペリフェラル通信インターフェースを使用することができます。使用可能なペリフェラルは、

- SPI
- SPORT
- I<sup>2</sup>C/TWI
- GPIO
- 非同期パラレル
- PPI
- UART
- タイマ

さらに、コネクタ仕様には、入力電源ピン、出力電源ピン、グラウンド・ピン、将来用途に予約済みのピンも含まれています。タイミング図を含むペリフェラル・インターフェースの詳細については、「[ADSP-BF52x Blackfin Processor Hardware Reference](#)」を参照してください。

### コネクタのピン配置

コネクタのピン配置は、Blackfin プロセッサでの内部ピンの共用に関係なく決めています。表 1 に、コネクタ・ピンと SDP-B ボードの各コネクタ・ピンとピン機能を示します。

表 1.120 ピン・コネクタのピン配置

Pin No.	Pin Name	Description
1	VIN	Power to SDP-B board. Requires 5 V at 200 mA.
2	NC	No Connect. Leave this pin unconnected. Do not ground.
3	GND	Connect to ground plane of board.
4	GND	Connect to ground plane of board.
5	USB_VBUS	Connected directly to the USB +5 V supply.
6	GND	Connect to ground plane of board.
7	PAR_D23	Parallel Data Bus Bit 23.1 (No Connect).
8	PAR_D21	Parallel Data Bus Bit 21.1 (No Connect).
9	PAR_D19	Parallel Data Bus Bit 19.1 (No Connect).
10	PAR_D17	Parallel Data Bus Bit 17.1 (No Connect).
11	GND	Connect to ground plane of board.
12	PAR_D14	Parallel Data Bus Bit 14.
13	PAR_D13	Parallel Data Bus Bit 13.
14	PAR_D11	Parallel Data Bus Bit 11.
15	PAR_D9	Parallel Data Bus Bit 9.
16	PAR_D7	Parallel Data Bus Bit 7.
17	GND	Connect to ground plane of board.
18	PAR_D5	Parallel Data Bus Bit 5.
19	PAR_D3	Parallel Data Bus Bit 3.
20	PAR_D1	Parallel Data Bus Bit 1.
21	PAR_RD	Asynchronous Parallel Read Strobe.
22	PAR_CS	Asynchronous Parallel Chip Select.
23	GND	Connect to ground plane of board.
24	PAR_A3	Parallel Address Bus Bit 3.
25	PAR_A1	Parallel Address Bus Bit 1.
26	PAR_FS3	Synchronous (PPI) Parallel Frame Sync 3.
27	PAR_FS1	Synchronous (PPI) Parallel Frame Sync 1.
28	GND	Connect to ground plane of board.
29	SPORT_DR3	SPORT Data Receive 3 <sup>1</sup> (No Connect).
30	SPORT_DR2	SPORT Data Receive 2 <sup>1</sup> (No Connect).
31	SPORT_DR1	SPORT Data Receive 1. Secondary SPORT data into processor.
32	SPORT_DT1	SPORT Data Transmit 1. Secondary SPORT data from processor.
33	SPORT_DT2	SPORT Data Transmit 2 <sup>1</sup> (No Connect).
34	SPORT_DT3	SPORT Data Transmit 3 <sup>1</sup> (No Connect).
35	SPORT_INT	SPORT Interrupt. Used to trigger a nonperiodic SPORT event.
36	GND	Connect to ground plane of board.
37	SPI_SEL_B	SPI Chip Select B. Use this to control a second device on the SPI bus.
38	SPI_SEL_C	SPI Chip Select C. Use this for a third device on the SPI bus.
39	SPI_SEL1/SPI_SS	SPI Chip Select 1 <sup>2</sup> (see the Pin Sharing section). Used to connect to SPI boot flash, if required. Also used as chip select when Blackfin processor is operating as SPI slave.
40	GND	Connect to ground plane of board.
41	SDA_1	I <sup>2</sup> C Data 1 (see the Pin Sharing section).
42	SCL_1	I <sup>2</sup> C Clock 1 <sup>2</sup> (see the Pin Sharing section).
43	GPIO0	General Purpose Input/Output.
44	GPIO2	General Purpose Input/Output.
45	GPIO4	General Purpose Input/Output.
46	GND	Connect to ground plane of board.
47	GPIO6	General Purpose Input/Output <sup>2</sup> (see the Pin Sharing section).
48	TMR_A	Timer A Flag Pin. Use as first Timer if required.
49	TMR_C	Timer C Flag Pin <sup>1</sup> (No Connect).
50	NC	No Connect. Leave this pin unconnected. Do not ground.
51	NC	No Connect. Leave this pin unconnected. Do not ground.
52	GND	Connect to ground plane of board.
53	NC	No Connect. Leave this pin unconnected. Do not ground.
54	NC	No Connect. Leave this pin unconnected. Do not ground.
55	NC	No Connect. Leave this pin unconnected. Do not ground.

Pin No.	Pin Name	Description
56	EEPROM_A0	EEPROM A0. Connect to A0 address line of the EEPROM.
57	NC	No Connect. Leave this pin unconnected. Do not ground.
58	GND	Connect to ground plane of board.
59	UART_RX	UART Receive Data <sup>2</sup> (see the Pin Sharing section).
60	RESET_IN	Active low pin to reset EVAL-SDP-CB1Z board.
61	BMODE1	Boot Mode 1. Pull up with 10 kΩ resistor to set SDP to boot from SPI Flash. Enabled on Connector A only.
62	UART_TX	UART Receive Data <sup>2</sup> (see the Pin Sharing section).
63	GND	Connect to ground plane of board.
64	NC	No Connect. Leave this pin unconnected. Do not ground.
65	NC	No Connect. Leave this pin unconnected. Do not ground.
66	NC	No Connect. Leave this pin unconnected. Do not ground.
67	NC	No Connect. Leave this pin unconnected. Do not ground.
68	NC	No Connect. Leave this pin unconnected. Do not ground.
69	GND	Connect to ground plane of board.
70	NC	No Connect. Leave this pin unconnected. Do not ground.
71	NC	No Connect. Leave this pin unconnected. Do not ground.
72	TMR_D	Timer D Flag Pin <sup>2</sup> (see the Pin Sharing section).
73	TMR_B	Timer B Flag Pin. Use as second timer, if required.
74	GPIO7	General-Purpose Input/Output <sup>2</sup> (see the Pin Sharing section).
75	GND	Connect to ground plane of board.
76	GPIO5	General-Purpose Input/Output.
77	GPIO3	General-Purpose Input/Output.
78	GPIO1	General-Purpose Input/Output.
79	SCL_0	I <sup>2</sup> C Clock 0. Daughter Board EEPROM must be connected to this bus.
80	SDA_0	I <sup>2</sup> C Data 0. Daughter Board EEPROM must be connected to this bus.
81	GND	Connect to ground plane of board.
82	SPI_CLK	SPI Clock.
83	SPI_MISO	SPI Master In, Slave Out Data.
84	SPI_MOSI	SPI Master Out, Slave In Data.
85	SPI_SEL_A	SPI Chip Select A. Use this to control the first device on the SPI bus.
86	GND	Connect to ground plane of board.
87	SPORT_TSCLK	SPORT Transmit Clock.
88	SPORT_DT0	SPORT Data Transmit 0. Primary SPORT data from processor.
89	SPORT_TFS	SPORT Transmit Frame Sync.
90	SPORT_RFS	SPORT Receive Frame Sync.
91	SPORT_DR0	SPORT Data Receive 0. Primary SPORT data into processor.
92	SPORT_RSCLK	SPORT Receive Clock.
93	GND	Connect to ground plane of board.
94	PAR_CLK	Clock for Synchronous Parallel Interface (PPI).
95	PAR_FS2	Synchronous (PPI) Parallel Frame Sync 2.
96	PAR_A0	Parallel Address Bus Bit 0.
97	PAR_A2	Parallel Address Bus Bit 2.
98	GND	Connect to ground plane of board.
99	PAR_INT	Parallel Interrupt. Used to trigger a nonperiodic parallel event.
100	PAR_WR	Asynchronous Parallel Write Strobe.
101	PAR_D0	Parallel Data Bus Bit 0.
102	PAR_D2	Parallel Data Bus Bit 2.
103	PAR_D4	Parallel Data Bus Bit 4.
104	GND	Connect to ground plane of board.
105	PAR_D6	Parallel Data Bus Bit 6.
106	PAR_D8	Parallel Data Bus Bit 8.
107	PAR_D10	Parallel Data Bus Bit 10.
108	PAR_D12	Parallel Data Bus Bit 12.
109	GND	Connect to ground plane of board.
110	PAR_D15	Parallel Data Bus Bit 15.
111	PAR_D16	Parallel Data Bus Bit 16 <sup>1</sup> (No Connect).
112	PAR_D18	Parallel Data Bus Bit 18 <sup>1</sup> (No Connect).


Pin No.	Pin Name	Description
113	PAR_D20	Parallel Data Bus Bit 20 <sup>1</sup> (No Connect).
114	PAR_D22	Parallel Data Bus Bit 22 <sup>1</sup> (No Connect).
115	GND	Connect to ground plane of board.
116	VIO(+3.3V)	+3.3 V Output. 20 mA maximum current available for I/O voltage on daughter board.
117	GND	Connect to ground plane of board.
118	GND	Connect to ground plane of board.
119	NC	No Connect. Leave this pin unconnected. Do not ground.
120	NC	No Connect. Leave this pin unconnected. Do not ground.

<sup>1</sup>この機能は EVAL-SDP-CB1Z には実装されていません。

<sup>2</sup>両コネクタ間で共用。

SDP-B で提供している各インターフェースは、SDP-B の 120 ピン・コネクタのピンから使用することができます。コネクタのピン番号を図 3 に示します。





NOTES  
 1. NC = NO CONNECT. DO NOT CONNECT TO THIS PIN.

09BGE-003

図 3.120 ピン・コネクタ

## ピンの共用

SDP-B ボードには 2 つのタイプの共用ピンがあるため、ドーター・ボードと SDP ボードの間でコネクタの 2 個以上のペリフェラル・インターフェースを使う場合、注意が必要です。1 つ目のタイプは、Blackfin プロセッサ内部で共用されるピンです。2 つ目のタイプは、1 本の Blackfin プロセッサ出力ピンがコネクタ A とコネクタ B の間で共用されるタイプです。

Blackfin プロセッサの内部共用ピンでは、1 個のコネクタまたは両コネクタでペリフェラル・インターフェースの同時使用が制限されることがあります。Blackfin プロセッサの内部デザインでは、複数の信号間で 1 本の出力ピンを共用しています。前述のように、120 ピン・コネクタのピンは、このピンの共用とは無関係に決定されています。このために、SDP 上で同時使用できるペリフェラルに制約が生じます。システム設計時に [ADSP-BF527](#) プロセッサの「ADSP-BF52x Blackfin Processor Hardware Reference」を参照して、選択したペリフェラルが同時に使用可能であり、かつこれらの信号により Blackfin プロセッサの出力ピンが共用されていないことを確認する必要があります。この共用の例としては、SPORT ペリフェラルと PPI ペリフェラルが同じ Blackfin プロセッサ・ピンを使用していることが挙げられます。この場合、これら 2 つのインターフェースを 1 つのアプリケーション内で使用することはできません。ピンの共用は、コネクタ A とコネクタ B へ接続される Blackfin プロセッサ出力ピンでも発生します。次の信号は 1 本の Blackfin プロセッサ出力ピンからコネクタ A とコネクタ B へ接続されています。

- I<sup>2</sup>C バス 1、ピン 42 とピン 43
- I<sup>2</sup>C バス 0 の SCL 0、ピン 79
- GPIO 6 と GPIO 7、ピン 47 とピン 67
- タイマ D、ピン 72
- UART、ピン 59 とピン 62

## 電源


SDP-B ボードに接続されるすべてのドーター・ボードは、SDP-B ボードへ 5 V で 200 mA を供給する必要があります。この電源は、120 ピン・コネクタのピン 1 (VIN) に接続される必要があります。この電源は、Blackfin プロセッサ、メモリ、SDP-B ボード上のその他の部品の電源として必要です。また、SDP ボードはピン 116 (VIO\_3.3) に 3.3 V/20 mA を出力して、接続されたドーター・ボードの VIO 電圧も供給します。ピン 5 (USB\_VBUS) は USB コネクタの +5 V ラインに接続されて、SDP ボードの出力として 5 V ±10% を供給します。

## ドーター・ボード・デザインのガイドライン

ドーター・ボード・デザインのガイドラインでは、レイアウト、コネクタ位置、キープアウト領域、可能なドーター・ボードの寸法を規定します。このガイダンスは、ドーター・ボードを SDP-B ボードのコネクタ A またはコネクタ B と確実に接続できるようにするためのものです。次のガイドラインに従うと、SDP の両コネクタをドーター・ボードのカタログに記載する任意の 1 つと同時に接続できるようになります。

## コネクタの場所


ドーター・ボードのコネクタとネジ穴は、ボードの左上にあります。図 4 に、ドーター・ボード A のこの位置を示します。ドーター・ボード B はドーター・ボード A と同じですが、90°時計向きに回転しています。コネクタの、ボードの縁からの正確な位置は両ボードを同時に接続するために重要です。図 4 に示すように、一方のボードがこれらの寸法より大きい場合、他方のボードを接続できなくなります。コネクタとボードの縁との間にビアのスペースを確保するため、5.9 mm の寸法をできるだけ大きくしてあります。これらは絶対最大寸法であるため、これを上回ることはできません。



08965-004

図 4.コネクタ配置用のボード最大寸法

図 5 に、ドーター・ボードのコネクタ位置の仕様図面を示します。



08965-005

図 5.互換ドーター・ボードのコネクタ位置

ドーター・ボードの 120 ピン・コネクタは、Hirose FX8-120S-SV(21)、120 ピン・リセプタクル、FEC 132-4660、Digi-Key H1219-ND です。コネクタの詳細については、コネクタのデータシートを参照してください。ピン 1～ピン 60 はコネクタの左側に、ピン 61～ピン 120 はコネクタの右側に、それぞれ配置されていることに注意してください。

### キープアウト領域

将来用のコントローラ・ボードの柔軟性を確保するため、3 mm より高い部品用にキープアウト領域を設けてあります。このキープアウト領域は幅 12.65 mm で、ドーター・ボードの左側全面に広がっています。

### 直角コネクタの制約

ドーター・ボード A の縁とドーター・ボード B の縁が接近しているため(図 4 参照)ドーター・ボードの左上の縁に直角コネクタを使用できません。このため、必要な場合は右下の縁に配置してください。用語"直角コネクタ"は、ボードの縁をはみ出させて接続するコネクタを意味します(たとえば、直角 SMB またはネジ端子)。

### 機械的仕様

SDP-B ボードの機械的仕様は、2.75" × 2.25" (69.85 mm × 27.15 mm)です。120 ピン・コネクタの、ボード底面からの高さは約 0.152" (3.86 mm)です。上側の最大高の部品は約 0.125" (3.175 mm)で、下側の最大高の部品はコネクタで約 0.152" (3.86 mm)です。図 6 を参照してください。




図 6.SDP-B ボードの機械的仕様

098855-006

## 回路図

このセクションには、[EVAL-SDP-CB1Z](#) ボードの回路図を示します。次の回路図ページが含まれます。

- SDP-B—電源
- SDP-B—メモリ
- SDP-B—Clocks\_USB
- SDP-B—Blackfin\_I/O
- SDP-B—コネクタ A
- SDP-B—コネクタ B

100-59860




図 7.SDP-B—電源

800-99860





図 8.SDP-B—メモリ



9.SDP-B—Clocks\_USB





110-59860






図 11. SDP-B —コネクタ A

90865-012



12. SDP-B コネクタ

 ESDに関する注意

ESD（静電放電）の影響を受けやすいデバイスです。電荷を帯びたデバイスや回路ボードは、検知されないまま放電することがあります。本製品は当社独自の特許技術である ESD 保護回路を内蔵してはいますが、デバイスが高エネルギーの静電放電を被った場合、損傷を生じる可能性があります。したがって、性能劣化や機能低下を防止するため、ESD に対する適切な予防措置を講じることをお勧めします。

## 法的条項

アナログ・デバイセズの標準販売条項が適用される評価用ボードの購入の場合を除き、ここで説明する評価用ボード(すべてのツール、部品ドキュメント、サポート資料、また評価用ボードも含む)を使用することにより、以下に定める条項(本契約)にお客様は同意するものとします。本契約に同意した方のみ、評価用ボードを使用することができます。お客様が評価用ボードを使用した場合は、本契約に同意したと見なします。本契約は、"お客様"と One Technology Way, Norwood, MA 02062, USA に本社を置く Analog Devices, Inc. (以降 ADI と記載)との間で締結されるものです。本契約条項に従い、ADI は、無償、限定的、一身専属、一時的、非独占的、サブライセンス不能、譲渡不能な評価用ボードを、評価目的でのみ使用するライセンスをお客様に許諾します。お客様は、評価用ボードが上記目的に限定して提供されたこと、さらに他の目的に評価用ボードを使用しないことを理解し、同意するものです。さらに、許諾されるライセンスには次の追加制限事項が適用されるものとします。(i) 評価用ボードを貸借、賃貸、展示、販売、移転、譲渡、サブライセンス、または頒布しないものとします。(ii) 評価用ボードへのアクセスを第三者に許可しないものとします。ここで言う"第三者"には、ADI、お客様、その従業員、関連会社、および社内コンサルタント以外のあらゆる組織が含まれます。この評価用ボードはお客様に販売するものではありません。評価用ボードの所有権などの、本契約にて明示的に許諾されていないすべての権利は、ADI に帰属します。本契約と評価用ボードはすべて、ADI の機密および専有情報と見なされるものとします。お客様は、この評価用ボードの如何なる部分も、如何なる理由でも他者に開示または譲渡しないものとします。評価用ボード使用の中止または本契約の終了の際、お客様は評価用ボードを速やかに ADI へ返却することに同意するものとします。<追加制限事項>お客様は、評価用ボード上のチップの逆アセンブル、逆コンパイル、またはリバース・エンジニアリングを行わないものとします。お客様は、ハンダ処理または評価用ボードの構成材料に影響を与えるその他の行為に限らず、評価用ボードに発生したすべての損傷や修正または改変を ADI へ通知するものとします。評価用ボードに対する修正は、RoHS 規制に限らずすべての該当する法律に従うものとします。<契約の終了>ADI は、お客様に書面通知を行うことで、何時でも本契約を終了することができます。お客様は、評価用ボードを速やかに ADI に返却することに同意するものとします。<責任の制限>ここに提供する評価用ボードは現状有姿のまま提供されるものであり、ADI はそれに関する如何なる種類の保証または表明も行いません。特に ADI は、明示か黙示かを問わず、評価用ボードにおけるあらゆる表明、推奨または保証（商品性、権原、特定目的適合性または知的財産権非侵害の黙示の保証を含みますがこれらに限定されません）を行いません。如何なる場合でも、ADI およびそのライセンサーは、利益の喪失、遅延コスト、労賃、またはのれん価値の喪失など(これらには限定されません)、評価用ボードのお客様による所有または使用から発生する、偶発的損害、特別損害、間接損害、または派生的損害については、責任を負うものではありません。すべての原因から発生する ADI の損害賠償責任の負担額は、総額で 100 米ドル(\$100.00)に限定されるものとします。<輸出>お客様は、この評価用ボードを他国に直接的または間接的に輸出しないことに同意し、輸出に関する該当するすべての米連邦法と規制に従うことに同意するものとします。準拠法。本契約は、マサチューセッツ州の実体法に従い解釈されるものとします(法律の抵触に関する規則は排除します)。本契約に関するすべての訴訟は、マサチューセッツ州サフォーク郡を管轄とする州法廷または連邦法廷で審理するものとし、お客様は当該法廷の人的管轄権と裁判地に従うものとします。本契約には、国際物品売買契約に関する国連条約は適用しないものとし、同条約はここに明確に排除されるものです。