概要

設計リソース

設計/統合ファイル

  • Schematic
  • Bill of Materials
  • Gerber Files
  • PADS Files
  • Assembly Drawing
設計ファイルのダウンロード 1089 kB

評価用ボード

型番に"Z"が付いているものは、RoHS対応製品です。 本回路の評価には以下の評価用ボードが必要です。

  • EVAL-CFTL-6V-PWRZ ($20.01) Universal Power Supply
  • EVAL-CN0270-EB1Z ($170.67) Complete 4 mA to 20 mA HART Solution
在庫確認と購入

機能と利点

  • HART 準拠
  • 4mA から 20mA
  • 業界最小の消費電力

回路機能とその特長

図1に示す回路は、業界最小の消費電力とフットプリントを誇るHART1準拠のICモデムである AD5700と、16ビットの電流出力DACであるAD5420を使用して、ライン給電されるHART準拠4 mA~20 mAのトランスミッタアプリケーションを示します。

AD5700-1 が0.5%精度の内部発振器を提供するので、更に基板スペースを節約します。

AD5420 HART-Enabled Circuit Simplified Schematic
図1.HARTを実装したAD5420回路の簡略回路図

 

この回路は、例えば、Analog Rate Of ChangeやOutput Noise During Silenceの仕様など、HART協会によって定義されたHARTの物理層の仕様を満たしています。

プロセス制御の計装機器では、多年にわたって4mA~20mAの通信が使用されてきました。この通信方法は信頼性が高く堅牢で、たとえ長い通信距離においても環境からの干渉に強い特長を持っています。ただし、1つのプロセス制御動作に加え1方向通信しか可能でないという制約があります。

HART(highway addressable remote transducer)標準規格の開発により、従来の計装機器で使われてきた4mA~20 mAのアナログ信号と同時に、高い能力の2方向デジタル通信が可能となりました。これにより、リモート・キャリブレーション、フォルト調査、追加のプロセス変数の送信などの機能が可能です。つまり、HARTはピーク to ピーク1mAの周波数シフト・キー(FSK)信号を4mA~20mAのアナログ電流信号に重畳して変調する、2方向デジタル通信です。

回路説明

AD5420をAD5700 HARTモデムおよびUARTインターフェースと組み合わせて、HARTで可能な4mA~20 mAの電流出力を構成する方法を図1に示します。このような回路は、様々な入力信号(RTD、TC、ohm)がスケーラブルな4 mA~20 mAのアナログ出力信号に変換される、ライン給電のフィールド・トランスミッタによく使用されます。AD5700からのHART_OUT信号は減衰され、AD5420の RSET ピンにAC結合されます。外付けの RSET 抵抗を使用していない場合は、AD5420とAD5700を接続する別の方法がアプリケーション・ノートAN-1065(英語)に示されており、AD5700 HARTモデムの出力をCAP2ピンを介してAD5420と接続します。この回路ノートで示す方法では、外付けの RSET 抵抗を使用する必要がありますが、別のアプリケーション・ノートのソリューションに比べ優れた電源除去性能を示します。どちらのソリューションを使用しても、AD5700 HARTモデムの出力は(図2に示すように)、電流のDCレベルに影響を与えることなく、4mA~20 mAのアナログ電流に変調されます。ダイオード保護回路(D1 ~ D4) については「過渡電圧保護」のセクションで詳述しています。

AD5700/AD5700-1 Sample Modulator Waveform
図2.AD5700/AD5700-1の変調波形のサンプル

 

外付け部品の値の決定

デバイスのデジタル・スルーレート制御機能とフィルタ用のC1とC2を組み合わせて使用することで、AD5420のIOUT信号のスルーレートを制御することができます。コンデンサの絶対値を決定する際には、モデムからのFSK出力が歪みなしに送られるようにします。したがって、モデムの出力信号に与えられる帯域幅は1200Hzと2200Hzを通過させる必要があります。この要件を満たす回路を図3に示します。この場合、C2はオープンのままにしておきます。

AD5420/AD5410 and AD5700 HART Modem Connection
図3. AD5420/AD5410とAD5700 HARTモデムの接続

 

HART_OUTピン出力のローパスとハイパスのフィルタ回路は、AD5420のいくつかの内部回路とともに、RH、CL、CH、C1による作用によって選択されます。これらの部品の値を計算する際、ローパスとハイパスの周波数のカットオフ・ポイントの目標値は、それぞれ>10kHzと<500Hzです。図4はシミュレーションした周波数応答をプロットしたもので、表1は、他の部品の値は一定に保ちながら各部品の値を大きくした際の周波数応答に対する影響を示しています。

Simulated Frequency Response
図4.シミュレーションによる周波数応答

 

Table 1. Effect on Frequency Response of Individual Component Value Increase
部品  C1  CH
 CL  RH
 f(Hz)  ↓  ↓  ↓  ↓
 f(kHz)  ↓  変化なし
変化なし
 変化なし
 G (dB)  ↓  ↑  ↓  ↓

 

モデムの出力は1200 Hzと2200 Hzの周波数で構成されるFSK信号です。この信号は1 mA ピークtoピークの電流信号に変換する必要があります。これを実現するには、RSETピンの信号の振幅を減衰させる必要があります。これはAD5420内部の電流ゲイン構成によります。モデムの出力振幅が500 mV ピークtoピークと仮定すると、その出力は500/150 = 3.33だけ減衰させる必要があり、RHとCLによって実現します。

この回路ノートでは、以下の部品値を使って測定しました。

  • C1 = 4.7 nF
  • RH = 27 kΩ
  • CL = 4.7 nF
  • CH = 8.2 nF

500 Ωの負荷抵抗両端で測定した1200 Hzおよび2200 Hzの変調波形を図5に示します。チャンネル1はAD5420の出力(4 mA出力に設定)に結合され変調されたHART信号を示し、チャンネル2はAD5700 TXD信号を示しています。

FSK Waveforms Measured Across a 500 Ω Load
図5. 500Ω負荷の両端で測定したFSK波形

 

HART に準拠

図1の回路がHARTに準拠するには、HARTの物理層の仕様を満たす必要があります。HARTの仕様書には多数の物理層の仕様が含まれています。この場合に最も重要な2つの仕様は、Output Noise During SilenceとAnalog Rate of Changeです。


Output Noise During Silence

HARTデバイスが送信していないとき(サイレント)、HARTの拡張周波数帯域でノイズを結合させてはなりません。過度のノイズはデバイス自体による、またはネットワーク上の他のデバイスによるHART信号の受信に干渉することがあります。

500 Ω負荷の両端で測定した電圧ノイズは、拡張周波数帯域で2.2 mV rmsを超える広帯域ノイズおよび相関ノイズの結合したノイズを含んではなりません。このノイズはHCF_TOOL-31フィルタ(HART協会から入手可能)を500 Ω負荷の両端に接続し、フィルタの出力を真のRMSメータに接続して測定しました(図6参照)。出力波形のピーク to ピーク電圧を調べるために、オシロスコープも使用しました。

AD5420の出力電流は4 mA、12 mA、20 mAに設定しました。識別できるほどのノイズ差は測定されませんでした。HCF_TOOL-31バンドパス・フィルタ付きで測定したRMS値は115 μV rms、フィルタなしで測定したRMS値は252 μV rmsでした。これらの値はいずれも充分に2.2 mV rms(HARTフィルタ付き)および 138 mV rms(HARTフィルタなしの広帯域ノイズ)の要求される仕様範囲内でした。

HART Specifications Test Circuit
図6.HARTの仕様のテスト回路

 

図7と図8にそれぞれ4 mA と12 mAの出力電流のオシロスコープのプロットを示します。フィルタの通過帯域利得は10であることに注意してください。チャンネル1とチャンネル2は、それぞれフィルタの入力と出力を示しています。

Noise at Input (CH1) and Output (CH2) of HART Filter with 4 mA Output Current
図7.4mAの出力電流のHARTフィルタの入力(CH1)と出力 (CH2)のノイズ

 

Noise at Input (CH1) and Output (CH2) of HART Filter with 12 mA Output Current
図8.12mA出力電流のHARTフィルタの入力(CH1)と出力 (CH2)のノイズ

 

Analog Rate of Change

この仕様は、デバイスが電流を調節する際に、アナログ電流の最大変化レートがHART通信に干渉しないことを保証します。電流のステップ変化はHARTの信号に大きく影響を与えます。図6にテスト回路を示します。このテストでは最大変化レートを保証するために、4mAから20mAへ遅延なしに切り替え、20mAから4mAへも遅延なしに切り替えて周期波形を出力するようにAD5420をプログラムしました。HARTの仕様を満たすには、フィルタの出力波形は150 mVを超えるピーク電圧を生じてはいけません。この要件を満たすと、アナログ信号の最大帯域幅がDCから25Hzの規定周波数帯域内であることが保証されます。

AD5420の出力が4mAから20mAまで変化する時間は、通常約10 μsです。これは明らかに速すぎて、HARTネットワークに多大な影響を生じることになるでしょう。この変化レートを下げるために、AD5420は2つの機能を採用しています。AP1ピンとCAP2ピンへのコンデンサの接続と、内部のデジタル・スルーレート制御機能です(詳細についてはAD5420のデータシートを参照してください)。

帯域幅を25 Hzより低くするには、CAP1とCAP2のコンデンサの値を非常に大きくする必要があります。最適なソリューションは、外付けコンデンサとAD5420のデジタル・スルーレート制御機能を組み合わせて使用することです。2つのコンデンサC1とC2はアナログ信号の変化レートを下げる効果がありますが、仕様を満たすには不十分です。スルーレート制御機能を有効にすることで、変化レートを柔軟に設定することができます。

AD5420 Output (CH1) and HART Filter Output (CH2), SR Clock = 3, SR Step = 2, C1 = 4.7 nF, C2 = NC
図9.AD5420の出力 (CH1)とHARTフィルタの出力 (CH2)、SR Clock = 3、SR Step = 2、C1 = 4.7 nF、C2 = NC

 

図9はAD5420の出力とHARTフィルタの出力を示しています。フィルタ出力のピーク電圧は80 mVの仕様内です。スルーレートの設定はSR CLOCK = 3およびSR STEP = 2で、4 mAから20 mAへの遷移時間を約120 msに設定します。C1は4.7 nF、C2は未接続です。この変化レートが遅すぎる場合は、スルー時間を短くすることができます。ただし、これにより、フィルタ出力のピーク電圧が増加するという影響が生じます。CAP1からAVDDに接続したコンデンサを使って、これに対処することができます。

C1コンデンサの値は変更せず4.7 nFのままで、スルーレート制御の設定をSR CLOCK = 5およびSR STEP = 2に変更した結果を図10に示します。これにより、遷移時間は約240msになります。C1の値を大きくするか、スルーレートを遅く設定するか、または両方の組み合わせにより、フィルタ出力のピーク振幅をさらに縮めることができます。

AD5420 Output (CH1) and HART Filter Output (CH2), SR Clock = 5, SR Step = 2, C1 = 4.7 nF, C2 = NC
図10. AD5420の出力 (CH1)と HARTフィルタの出力 (CH2)、SR Clock = 5、SR Step = 2、 C1 = 4.7 nF、C2 = NC

 

過渡電圧保護

AD5420には通常の取り扱いによる損傷を防ぐESD保護ダイオードが内蔵されています。しかしながら、産業分野の制御環境では、I/O回路がはるかに高い過度電圧にさらされることがあります。高い過度電圧からAD5420を保護するために、図1に示すような外付けパワー・ダイオードとサージ電流制限抵抗が必要になる場合があります。抵抗値に対する制約(図1では18 Ωと表示)として、通常動作時、IOUTの出力レベルがその電圧コンプライアンス・リミットのAVDD − 2.5V以内にとどまることと、2個の保護ダイオードと抵抗が適切な電力定格を有する点があります。4 mA~20 mAの出力で18 Ωの場合、端子でのコンプライアンス・リミットはV = IMAX × R = 0.36Vだけ減少します。また、過渡電圧サプレッサ(TVS)やトランゾーブを使って保護を強化することができます。これらは、単方向と双方向サプレッサの両方が、広範囲のスタンドオフ電圧定格およびブレークダウン電圧定格で提供されています。電流出力の機能上の範囲で導通せずに可能な限り最低ブレークダウン電圧でTVSのサイズを決めます。遠くに接続されている全てのノードも含め保護することを推奨します。

多くのプロセス制御アプリケーションでは、制御する装置と制御される装置の間に絶縁バリアを置いて、発生し得る危険な同相電圧から制御回路を保護し、絶縁する必要があります。アナログデバイセズの iCoupler ファミリー製品は、2.5kVを超える強化絶縁を提供します。iCoupler 製品の詳細についてはデジタル・アイソレータのページをご覧ください。CLEARなどの重要ではない信号をGNDに接続し、FAULTとSDOは未接続のままにすることで、絶縁が必要な信号を3個のみに減らすことができます。ただし、FAULTまたはSDOのどちらかはAD5420のフォルト検出機能にアクセスするために必要となるので注意してください。

バリエーション回路

図1に示す回路のバリエーションとしては、AD5422(LFCSPバージョン)を使用します。これはAD5420に似ていますが、電流出力チャンネルとともに、電圧出力チャンネルを備えているので、PLC/DCSタイプのアプリケーションで一般に使用されます。回路ノートCN-0065に追加情報として、AD5422とADuM1401デジタル・アイソレータを使用した、完全に絶縁された出力モジュールに対するIEC 61000準拠のソリューションが示されています。

また、回路ノートCN-0233に、4チャンネル・アイソレータを備えたADuM3471 PWMコントローラおよびトランス・ドライバを使用した、電力とデータの絶縁に関する情報が記載されています。さらに、回路ノートCN-0278 と回路ノートCN-0321 の両方で、AD5422 とAD5700を使用したHARTソリューションについて紹介しています。この2つのデバイスは、電圧および電流出力能力を備えています。

多チャンネルが必要な場合、AD5755-1クワッド電圧および電流出力DACを使用することができます。この製品は電流モードでパッケージの消費電力を最小限に減らす先進のダイナミック電力制御機能を内蔵しています。チャンネルごとに対応するCHARTピンを備えているので、HART信号をAD5755-1の電流出力に結合することができます。

ループから給電される4 mA~20 mAのHARTソリューションが要求される場合は、AD5421とAD5700 HARTモデムを組み合わせることができます。この回路については、回路ノートCN-0267 で詳しく説明しており、評価用ボードとして提供しています。.

回路の評価とテスト

この回路は、評価用ボードEVAL-AD5700-1EBZを使用してテスト済みです。アナログデバイセズの J-Link OBエミュレータ(USB-SWD/UART-EMUZ)を使用して、評価ソフトウェアを実行中のPCにこの評価用ボードをインターフェースすることができます。このテスト・セットアップを図11に示します。


必要な装置

  • CN-0270 評価用ボード(EVAL-CN0270-EB1Z)
  • CN-0270 評価用ボード・ソフトウェア(ftp://ftp.analog.com/pub/cftl/CN0270/)
  • J-Link OB エミュレータ (USB-SWD/UART-EMUZ) :EVAL-CN0270-EB1Zに付属
  • USBポート付き、Windows® XP以上を搭載したPC
  • 10.8V~36Vの電源
  • デジタル・テスト・フィルタ(HART協会から入手可能なHCF_TOOL-31)
  • 負荷抵抗(500Ω)
  • オシロスコープ(Tektronix DS1012Bまたは相当品

Test Setup Block Diagram
図11.テスト・セットアップのブロック図

 

Output Noise During Silenceテスト時の出力ノイズの場合、前に述べたように、AD5700モデムは送信していません(サイレント)。AD5420は必要な電流を出力するように設定され、電流はHCF(HART協会)バンドパス・フィルタを通しました。次に、Tektronix TDS1012Bオシロスコープを使って出力ノイズを測定しました。

Analog Rate of Changeの仕様により、AD5420が電流を調節する際、アナログ電流の最大変化レートがHART通信に干渉しないことが保証されます。電流のステップ変化はHART信号に影響を与えます。

このテストでは、最大変化レートを保証するため、どちらの値でも遅延なしに4 mAから20 mAへ切り替わる周期波形を出力するようにAD5420をプログラムしました。

使用されたスルーレートの設定はSR CLOCK = 3およびSR STEP = 2で、C1は4.7 nFに、C2はオープンに設定しました。SR CLOCKは3の代わりに5に設定変更し、他の全ての設定と部品値は変更せずに、スルーレートをさらに下げた条件でも測定を行いました。