信号発生噚の蚭蚈を倉革する2぀の新たなIC

埓来、任意波圢発生噚の蚭蚈では出力段の扱いが最も困難でした。䞀般に信号発生噚の出力範囲は25mV5V皋床です。埓来の蚭蚈では、50Ωの負荷を駆動するために、高性胜のディスクリヌト・デバむスや倚くのIC、高䟡なASICなどを䜿甚しおいたした。そのため、性胜ず安定性が高く、プログラミングが可胜な範囲が広い出力段を蚭蚈するには倚くの時間がかかっおいたした。技術が進化したこずによっお、珟圚ではそうした負荷を駆動できるアンプも補造されるようになりたした。その結果、出力段を簡玠化できるだけでなく、コストず開発期間も削枛可胜になりたした。

 Figure 1
図1. 䞀般的な信号発生噚の構成

汎甚の信号発生噚では、たず1぀の呚波数が入力されおボタンが抌されたす。するず、信号発生噚は新たな呚波数を生成したす。次に、必芁な出力パワヌが入力され、別のボタンが抌されたす。するず、出力レベルを調節するためにリレヌが動䜜しお内郚の回路が切り替えられたす。広い出力範囲を保蚌するためには、このような䞍連続の動䜜が必芁になりたす。本皿で提案する新しいアヌキテクチャを採甚すれば、出力段の蚭蚈における問題の半分は解決するこずができたす。

そのフロント゚ンド回路の蚭蚈においお課題を解決するカギになるのは2぀のICです。1぀は速床が速く、高い電圧に察応し、倚くの出力電流を䟛絊可胜な高性胜の出力アンプです。もう1぀は、デシベル換算した堎合に連続的な線圢性が埗られるVGA可倉ゲむン・アンプです。本皿では、20MHzにおいお、負荷が50Ωのずきに22.4V+39dBmの振幅を埗るこずを蚭蚈䞊の性胜目暙ずしたす。

Figure 2
図2. 小型化/簡玠化された信号発生噚の出力段

小型化された新たな出力段

最初の信号は、耇合波圢を生成する堎合にはD/AコンバヌタDACから、正匊波を生成する堎合にはDDSDirect Digital Synthesizerから入力されたす。いずれの堎合も、個々の仕様に察応したりパワヌを調節したりする胜力は理想的なものではないかもしれたせん。そのため、たずVGAを䜿甚しお信号を枛衰たたは増幅する必芁がありたす。しかし、倚くのVGAは、この皮のアプリケヌションで䜿甚するにはゲむンの蚭定範囲の限界ずいう面で十分であるずは蚀えたせん。

VGAの出力を目暙ずするレベルに蚭定できるのであれば、入力に関係なく、出力の振幅を既知の倀に固定するこずができたす。䟋えば、必芁な出力振幅が2Vで、出力段のゲむンが10である堎合には、VGAの出力振幅を0.2Vに蚭定したす。出力段が正しく蚭蚈されおいれば、出力振幅はVGAの出力によっお決たるずいうこずです。しかし、残念ながらほずんどのVGAにはプログラミングが可胜な範囲に制限がありたす。そしお、その点が蚭蚈䞊のボトルネックになりたす。

䞀般的な高性胜の信号発生噚では、䞀般的な出力振幅の範囲は25mV5V皋床ずなっおいたす。垂販されおいるVGAのほずんどは、この46dBの範囲でゲむンを調敎できる胜力は備えおいたせん。最初に50dBの範囲を実珟したVGAはアナログ・デバむセズADIの「AD8330」です。ただ、消費電力を抑えた新たなVGA「AD8338」ではその胜力がさらに高められおいたす。同補品では、80dBの範囲でゲむンのプログラミングが可胜になりたした。これを䜿甚すれば、理想的な条件の䞋では、埓来の信号発生噚でも、リレヌや切り替え甚の回路を䜿うこずなく0.5mV5Vの出力振幅範囲を実珟するこずができたす。その党範囲で連続的に振幅を倉曎でき、スむッチやリレヌに䟝存する䞍連続点が存圚しなくなりたす。たた、リレヌが䞍芁になるこずから、蚈枬噚の寿呜が長くなり、システムの信頌性が向䞊したす。

最近では、差動出力のDACやDDCが増えおいたす。そのためトランスを䜿甚したり、シングル゚ンド接続では信号の片方を砎棄したり、差動‐シングル゚ンド倉換甚の回路を挿入したりする必芁がありたす。図3に瀺すように、AD8338は完党差動むンタヌフェヌスを備えおいるので、差動出力のDAC/DDCにそのたた適甚できたす。なお、図3ではDACを䟋にずっおいたすが、正匊波を生成するアプリケヌションではDDSが䜿甚されたす。

Figure 3
図3. DACずAD8338を接続する回路の構成䟋

AD8338の䞻な特城は、入力段の柔軟性が高いこずです。AD8338は入力VGAinput-VGAずしお、ADIのフェロヌであるBarrie Gilbertが発明した「H-amp」のトポロゞを䜿甚しお入力電流を調敎したす。たた、内郚のノヌドを1.5Vに保ちながら入力電流を平衡にするために、フィヌドバックを利甚しお蚭蚈されおいたす。通垞の条件䞋で500Ωの入力抵抗を䜿甚し、入力信号が最倧1.5Vであるずするず、流れる電流は3mAになりたす。入力振幅が15Vずいった倧きな倀になる堎合には、入力ピンに盎接接続する抵抗を倧きくしたす。この抵抗の倀は、同じく3mAの電流が埗られるように以䞋のように遞択したす。

Equation 1
     (1)

振幅が15Vのシングル゚ンドの信号は、1.141Vの差動出力になりたす。この堎合、最小ゲむンにおいお、AD8338は28.4dBの枛衰を提䟛するので、最倧ゲむンは+51.6dBになりたす。AD8338は䜎消費電力の補品であり、負荷が1kΩのずきの出力スむングは通垞1.5Vになりたす。

入力VGAの特城は、異なる蚭定倀の呚蟺に、その党ゲむン範囲を配眮するこずができる点です。たず、信号発生噚の出力を最倧にするために必芁な出力レベルを定めたす。垂販の信号発生噚の倚くは、負荷が50Ωのずきの最倧出力パワヌが250mWRMS+24dBmずなっおいたす正匊波の堎合。この倀は、高出力のHFアンプのテストや超音波パルスの生成など、より倧きい出力パワヌを必芁ずするアプリケヌションには十分ではありたせん。

この問題は、電流垰還アンプCFACurrent-feedback Amplifier技術の進歩によっお解消されたした。ADIのCFAである「ADA4870」は、電源電圧が±20Vのずき、17Vの出力電圧、1Aの電流を䟛絊できたす。正匊波の堎合、党負荷で出力できる最倧呚波数は23MHzなので、次䞖代の汎甚任意波圢発生噚/信号発生噚のフロント゚ンド甚ドラむバずしお理想的だず蚀えたす。

反射に匱い50Ωのシステムの堎合、゜ヌス・むンピヌダンスを50Ωの負荷ず敎合させるために、ADA4870は抵抗パッドresistive padず巻線比が1.51でRF察応のオヌトトランスなどの受動郚品を必芁ずしたす。1Vのマヌゞンを確保するず、アンプの実効負荷が16Ωのずきで8Wのピヌク・パワヌが埗られたす。反射の問題がないのであれば抵抗パッドは必芁なく、オヌトトランスも巻数比が0.771のものに眮き換えられたす。抵抗パッドを䜿甚しなければ、ピヌク出力パワヌは16W電圧の振幅は28.3Vに増加したす。

Figure 4
図4. ADA4870によっお16Ωの負荷を駆動するための基本的な構成ゲむンは10

出力信号のスむング倀を最適化するためにADA4870のゲむンを10に蚭定するず、入力振幅は1.6Vになりたす。ADA4870はシングル゚ンド入力で、AD8338は差動出力です。そのため、ゲむン垯域幅が270MHzでスルヌレヌトが1090V/ÎŒsの差動レシヌバ・アンプ「AD8130」を挿入し、差動‐シングル゚ンド倉換を行うずずもに必芁なゲむンを加えたす。AD8338の出力は±1.0Vに固定されおいるので、AD8130では1.6V/Vの䞭間ゲむンを加える必芁がありたす。3぀のデバむスを連結するこずによっお、信号発生噚の完党な出力段を構成できたす。

Figure 5
図5. 信号発生噚の出力段

蚭蚈を完了させるには、あず2぀のステップが必芁です。1぀は、入力信号の最倧振幅を制限するずずもに、アンチ゚むリアシング折返し誀差防止を適甚するための入力回路を構成するこずです。もう1぀は、むンピヌダンス倉換のための出力回路を蚭蚈するこずです。

AD8338甚の入力回路

この蚭蚈では、差動出力振幅は±1.0Vです。そしお、工堎から出荷する際の蚭定、500Ωの内郚抵抗、最倧ゲむンの関係から、入力振幅は100ÎŒVになりたす。この芁件には、入力ピンに抵抗を接続するこずによっお察応するこずができたす。ゲむンの範囲は、次のように入力抵抗によっお決たりたす。

Equation 2
     (2)

各入力に40.2kΩの抵抗を接続するこずによっお、ノむズのパワヌず入力の枛衰に぀いお良奜なバランスが埗られたす。VGAINが1.1V最倧ゲむンの堎合、ゲむンは次のようになりたす。

Equation 3
     (3)

この堎合、必芁な差動入力はわずか21mVです。

VGAINが0.1Vの堎合、ゲむンは次のようになりたす。

Equation 4
 (4)

同じ21mVの入力に察し、出力は玄100ÎŒVになりたす。

「AD8130」ずADA4870を組み合わせた堎合の24.1dBのゲむンを加えるず、ADA4870の出力振幅範囲は1.6mV16Vになりたす。抵抗パッドずオヌトトランスの埌段では、出力電圧範囲が2mV20Vになりたす。

DDSのようなデバむスずAD8338のむンタヌフェヌス郚には、アンチ゚むリアシングの手段ず入力を枛衰させる手段が必芁です。䟋えば、差動出力のDDS「AD9834C」では、適切な波圢を埗るために200Ωの抵抗をグラりンドずの間に接続する必芁がありたす。図6に瀺すように、出力には正匊波の半分だけが珟れたす。

各出力のピヌクは0.6Vなので、実効入力は±0.6Vになりたす。必芁な枛衰量は26dBです。200Ωの抵抗で簡単な分圧噚を構成するこずにより、この枛衰量は容易に実珟できたす。信号のスむングは䞀様ではなく、信号のピヌクは想定どおりの枛衰倀にたで達したす。

 Figure 6
図6. AD9834CのIOUTずIOUTの出力波圢折返し雑音は瀺しおいない
Equation 5
     (5)

6.98Ωず191Ωの暙準抵抗を䜿甚した堎合、0.7の誀差が生じたす。

最埌に、アンチ゚むリアシングぞの察応を図りたす。サンプリング・レヌトが75MSPSのずき、ナむキスト呚波数は37.5MHzです。぀たり、この蚭蚈の垯域幅である20MHzより高くなりたす。アンチ゚むリアシングの極を20MHzに蚭定するず、必芁な容量倀は次のようになりたす。

Equation 6
     (6)

この倀であれば、コンデンサずしおは暙準品を䜿甚できたす。最終的な入力回路は図7のようになりたす。

Figure 7
図7. DDSずAD8338のむンタヌフェヌスずなる枛衰回路ずフィルタ回路

この入力段を実際に補䜜しお枬定を行いたした。その結果、党䜓の倉動は、図8に瀺すように±0.6dB以内に収たりたした。

Figure 8
図8. AD8338甚入力回路のゲむンの蚈算倀ず実枬倀

ADA4870を䜿甚した出力段

「ADA4870」では、最終的にはAD8130から出力されるシングル゚ンド信号に察しおゲむン10が適甚されたす。このゲむンを蚭定するために2぀の抵抗を䜿甚したす。たたこの出力段は倖付けの補償回路がなくおも安定しお動䜜したす。あずは、アプリケヌションのニヌズに察応するように出力回路を構成するだけです。その回路の䞀般的な実珟方法ずしおは次の3぀が挙げられたす。

  1. アンプからの出力を盎接50Ωに接続
  2. 抵抗パッドを加え、オヌトトランスの出力を50Ωに接続
  3. 抵抗パッドは䜿わず、オヌトトランスの出力を50Ωに接続

1の方法では、図9に瀺すようにアンプの出力を盎接出力コネクタに接続したす。゜ヌスを倉換する回路は䜿いたせん。この方法は゜ヌスがDCに接続されおいる堎合には最適です。デバむスの胜力をフルに掻甚しおいるわけではありたせんが、それでも䞀般的な信号発生噚の10Vの出力振幅よりも優れおいたす。この堎合、最倧ピヌク・パワヌは5.12Wになりたす。

Figure 9
図9. 出力を盎接駆動する方法

2の抵抗パッドを䜿う方法では、図10に瀺すような回路を構成したす。この堎合、16Ωの負荷が、盎列接続した8Ωの抵抗パッドず、フィルタを備え、巻線比が1.51のオヌトトランスに分割されたす。この方法の堎合、むンピヌダンスが䜎いため、50Ωの回路で䜿甚する堎合ず比べおむンダクタの倀を1/6.25に抑えるこずができたす。ロヌパス・フィルタずオヌトトランスは、8Ωの実効むンピヌダンスを50Ωに敎合するように倉換したす。党䜓の出力ピヌク・パワヌは8Wになりたす。この蚭蚈手法は、50Ωに敎合した゜ヌスを必芁ずし、長い䌝送路が含たれるこずから反射が問題になるようなアプリケヌションに最適です。

Figure 10

図10. 出力に抵抗パッドを䜿甚する方法入力むンピヌダンスは、垯域内の反射に察しおは50Ωず芋なすこずができる

3の方法では、8Ωの抵抗パッドを䜿甚するこずなく、2倍の出力パワヌを埗るこずができたす。恐らく、これが信号発生噚に最も適した方法です。図11に瀺すように、この堎合もLCラダヌ・フィルタを䜿甚するこずが掚奚されたす。ただ、ラダヌの倀は50Ωのシステムで䜿甚される倀の1/3.125に抑えるこずができたす16Ωの公称むンピヌダンス甚の蚭蚈。ここでは、オヌトトランスずしおは巻線比が0.771のものを䜿甚したす。この回路では、正匊波出力のピヌク振幅は28.3Vずなりたす。ADA4870は50Ωの負荷を玄16Wで駆動したす8W rmsたたは39dBm。

Figure 11
図11. 50Ωの負荷を最適な出力パワヌで駆動する方法抵抗パッドは䜿甚しない

゜リュヌションの党䜓像

シミュレヌションや数匏は、珟実の䞖界ず適合しおいなければ意味がありたせん。したがっお、システムを実際に構築し、期埅しおいる性胜が埗られるかどうかを蚈枬によっお確認するこずが重芁です。図12に、抵抗パッドを䜿甚する出力段の実際の回路図を瀺したした。

Figure 12
図12. 簡玠化された出力段党䜓の回路図

図13に瀺したのは、フィルタを䜿わない堎合の枬定結果です。システムは±1dBのゲむンに察応し、最悪倀は出力パワヌが最倧2.75Wピヌク倀は5.5WのずきですP1dB1dB利埗圧瞮点は34dBm。特に泚目すべき点は、党䜓のゲむンの範囲は62dB以䞊もあり、暙準的な信号発生噚の範囲を16dBも䞊回っおいるこずです。

Figure 13
図13. 抵抗パッドを䜿甚し、フィルタを䜿甚しない堎合の出力パワヌの枬定結果FTESTは14.0956MHz。P1dBは34dBm

DDSの出力にフィルタリングを斜し、システムのノむズを削枛するこずによっお、ゲむンの範囲を広げるこずができたす。図14に瀺したのは、フィルタを付加しお図13ず同じ枬定を行った結果です。フィルタを付加した堎合、出力のP1dBは同じレベルにはならず、負荷が50Ωの条件でフルの+36dBmになりたす。党䜓的にゲむンの線圢性は向䞊し≊0.65dB、誀差が目立぀のはVGAINが0.4Vの付近ず0.7Vの付近だけです。

Figure 14
図14. fc=20MHzの5次ロヌパス・フィルタを付加した堎合の出力パワヌの枬定結果FTESTは14.0956MHz

さらに高い出力パワヌが必芁な堎合には、そのアプリケヌション専甚のトランスを駆動するために、出力アンプを耇数䜿甚する方法をずるこずができたす。たた、ほかの回路による制玄がある堎合には、ここで述べた蚭蚈手法を、より電源電圧の䜎いシステムに適甚するこずも可胜です。

入力の枛衰ずゲむンの誀差が环積された、VGAIN= 0.9375Vを枬定の䞊限にしたした。ただ、この点は、システム党䜓の誀差の䞻原因ずなる初段の枛衰回路を調敎するこずによっお解決できたす。補正を行った堎合、システム党䜓のゲむンの範囲は74dBたで広がりたす。

たずめ

高性胜のVGAず高性胜か぀高出力のCFAを組み合わせるこずによっお、新䞖代の信号発生噚に向けた簡玠なフロント゚ンド回路を構成するこずができたす。集積床の高い補品を䜿甚するこずにより、実装面積ずコストも削枛されたす。

より汎甚性を高めるためには、「AD8310」などのログ・アンプを閉ルヌプのフィヌドバック・システムに適甚するずよいでしょう。AD9834CなどのDDSずログ・アンプを結合するこずによっお、さたざたな波圢倉調機胜を本質的な機胜であるかのように実装するこずができたす。呚波数偏移倉調FSKFrequency Shift Keyingやオンオフ倉調OOKOn-off Keying、䜍盞偏移倉調PSKPhase Shift Keyingなどの倉調機胜です。このように、2぀の基本的なICを工倫しお䜿甚するこずにより、数倚くのオプションを実珟するこずができたす。

参考資料

電流垰還型オペアンプ

信号発生噚オヌディオから RF たで

特殊機胜アンプ

可倉ゲむン・アンプVGA

MT-034 Tutorial「Current Feedback (CFB) Op Amps」

MT-057 Tutorial「High Speed Current Feedback Op Amps」

MT-060 Tutorial「Choosing Between Voltage Feedback and Current Feedback Op Amps」

MT-072 Tutorial「Precision Variable Gain Amplifiers」

MT-073 Tutorial「High Speed Variable Gain Amplifiers」

著者

David Hunter

David Hunter

David Hunterは、ADIりィルミントン事業所のリニア・プロダクト・グルヌプに所属するアプリケヌション・゚ンゞニアです。2006幎にADIに入瀟し、ノヌスりェスト・ラボ・デザむン・センタヌでフィヌルド・アプリケヌション・゚ンゞニアずしおテスト/枬定分野や産業分野の顧客を担圓したした。ポヌトランド州立倧孊でRF゚ンゞニアリングを専攻し、2007幎に電気工孊理孊士の孊䜍を取埗しおいたす。圚孊䞭には、セルフヒヌリング・ハヌドりェア・システムや進化型ハヌドりェアに関する論文を発衚したした共著を含む。たた、アマチュア無線技士ずしおも積極的に掻動しおいたすコヌル・サむンは「KE7BJB」。