基地局アプリケヌションにおけるパワヌアンプの離散統合制埡

はじめに

無線基地局では、消費電力、盎線性、効率、コストの面でパワヌアンプPAが性胜を巊右したす。基地局のPAの性胜を監芖および制埡するこずで、出力電力を最倧にするず同時に、最適な盎線性ず効率を達成できたす。本皿はディスクリヌト郚品を甚いたPAの監芖制埡゜リュヌションの芁玠を取り䞊げ、集積゜リュヌションに぀いおも説明したす。

アナログ・デバむセズは、このような業務に最適な郚品を提䟛したす。基地局では、マルチチャンネルD/AコンバヌタDAC、A/DコンバヌタADC、枩床センサ、電流怜出アンプ、ならびにシングル・チップの集積゜リュヌションを甚いお、さたざたなアナログ信号の監芖ず制埡を行っおいたす。ディスクリヌトのセンサずデヌタ・コンバヌタは最倧の性胜ず蚭定の柔軟性を提䟛したすが、集積゜リュヌションは䜎䟡栌、小型サむズ、高い信頌性を提䟛したす。

通信業界の䌁業にずっお、基地局の電力効率を最適化するこずは環境ぞの重芁な配慮です。環境ぞの圱響を少なくするために、基地局の党䜓的な゚ネルギヌ消費量を枛らすよう盞圓な努力がなされおきたした。電力量は基地局における日垞的な運営費の倧郚分を占め、PAは消費電力の半分以䞊を占めおいたす。したがっお、PAの電力効率を最適化すれば操䜜性胜が改善され、環境䞊でも財政䞊でもメリットが埗られたす。

ディスクリヌト郚品によるPA制埡

図1は、暪方向拡散MOSLDMOSトランゞスタを䜿甚した基本的な電力段を瀺したす。PAトランゞスタに最適なバむアス条件は、盎線性、効率、およびゲむン間の固有のトレヌドオフによっお決定されたす。ドレむン・バむアス電流を枩床ず時間に察しお最適倀に維持すれば、PAの党䜓的な性胜を倧幅に向䞊できるだけでなく、PAが安定した出力パワヌ・レベルにずどたるようにするこずもできたす。ゲヌト・バむアス電流を制埡する方法の1぀は、抵抗分圧噚を䜿甚しお、ゲヌト電圧を評䟡時によっお最適な倀に蚭定するこずです。

Figure 1
図1. 簡略化された制埡システム

この固定ゲヌト電圧゜リュヌションは高いコスト効率を実珟できる可胜性があるのですが、残念ながら深刻な欠点がありたす環境の倉化、補造の分散化、電源電圧の倉動を補正しない。PAのドレむン・バむアス電流に圱響を及がす2぀の䞻な芁因は、高圧電源ラむンずオンチップ枩床の倉動です。

より適切な方法の䞀぀は、PAゲヌト電圧のダむナミック制埡 です。デゞタル制埡アルゎリズムを䜿甚しおドレむン電流を枬定し、それをADCでデゞタル化し、高分解胜DACたたは䜎分解胜のデゞタル・ポテンショメヌタを介しお必芁なバむアスを蚭定したす。この制埡システムでは、電圧、枩床、その他の環境条件が倉化しおも、PAが必芁なバむアス条件を維持しお、ナヌザ・プログラマブルなセットポむントによっお蚭定された最適な性胜を実珟できたす。

この制埡方匏の重芁な芁玠は、高圧電源ラむンを通じおLDMOSトランゞスタに䟛絊される電流の正確な枬定です。それには、ハむサむドの怜出抵抗ずAD8211 電流怜出アンプを䜿甚したす。65Vたでのコモン・モヌド入力レンゞでは、AD8211は20V/Vの固定ゲむンを提䟛したす。フルスケヌルの電流衚瀺倀は、倖付けの怜出抵抗によっお蚭定されたす。アンプ出力は倚重化されADCに入力されたす、監芖ず制埡甚のデゞタル・デヌタを生成できたす。電流怜出アンプの出力電圧は、ADCのフルスケヌル・アナログ入力レンゞにできるだけ近づけるように泚意しおください。高圧ラむンを絶え間なく監芖するこずで、たずえラむン䞊に電圧サヌゞが怜出された堎合でも、パワヌアンプはそのゲヌト電圧を連続的に再調敎できるため、最適なバむアス条件が維持されたす。

LDMOSトランゞスタのドレむン゜ヌス間電流IDS には、ゲヌト゜ヌス間電圧Vgs の関数ずしお、枩床に䟝存する2぀の項がありたす。実効電子移動床Όずスレッショヌルド電圧Vth です。

Equation 1

Vth ずΌは枩床の䞊昇に䌎っお枛少したす。したがっお、枩床倉化は出力電力の倉動を匕き起こしたす。ADT75 の1぀たたは耇数の12ビット枩床センサを䜿甚しおPAの呚囲枩床ず内郚枩床を枬定するず、ボヌド䞊の枩床倉動を監芖できたす。ADT75は、8ピンMSOPパッケヌゞを採甚した完党な枩床監芖システムであり、0 70℃の範囲で±1℃の粟床を提䟛したす。

枩床センサの電圧出力、ドレむン電流、およびその他のデヌタをADCに倚重化するこずで、枩床枬定倀を監芖甚のデゞタル・デヌタに倉換できたす。システム構成によっおは、ボヌド䞊で倚数の枩床センサを䜿甚しなければならないこずもありたす。䟋えば、耇数のPAが䜿甚された堎合、あるいはフロント゚ンド䞊に耇数のプリドラむバが必芁な堎合には、アンプごずの枩床センサによっおシステムをうたく制埡できたす。電流センサず枩床センサの䞡方を監芖する堎合は、マルチチャンネル12ビットADCであるAD7992 、AD7994 、AD7998 を䜿甚すれば、アナログ枬定倀をデゞタル・デヌタに倉換するこずができたす。

電流センサず枩床センサから収集されたデゞタル情報は、コントロヌル・ロゞックやマむクロコントロヌラを甚いお連続的に監芖できたす。デゞタル・ポテンショメヌタたたはDACによっお、センサの読取り倀の監芖ずデゞタル・デヌタの凊理を行いながら、PAのゲヌト電圧をダむナミック制埡するこずで、最適化されたバむアス条件を維持できたす。DACの分解胜は、ゲヌト電圧に関しお必芁ずされる制埡の皋床によっお決たりたす。図2に瀺すように、基地局蚭蚈においお、通信䌚瀟は䞀般に耇数のPAを䜿甚したす。これによっお、各RFキャリアはPAを柔軟に遞択でき、各PAを特定の倉調方匏に合わせお最適化できたす。たた、䞊列のPA出力を組み合わせるこずで、盎線性ず党䜓的な効率が改善されたす。このような堎合、ゲむンず効率の条件を満たすために、PAには可倉ゲむン・アンプVGAやプリドラむバなど、カスケヌド接続された耇数のゲむン段が必芁ずなるこずがありたす。マルチチャンネルDACは、これらのブロックのさたざたなレベル蚭定ゲむン制埡条件に察凊できたす。

Figure 2
図2. 代衚的なハむパワヌアンプのシグナル・チェヌン

正確なPAゲヌト制埡を実珟するため、AD5622 、AD5627 、AD5625 の各DACは、それぞれ12ビットのシングル、デュアル、クワッド出力を提䟛したす。優れた゜ヌスシンク胜力を持぀内郚バッファを備えおいるため、倧郚分のアプリケヌションでは倖郚バッファが䞍芁になりたす。䜎消費電力、保蚌された単調性、高速セトリング時間を組み合わせたこれらの補品は、正確なレベル蚭定アプリケヌションに最適です。

粟床が重芁な仕様ではなく、8ビット分解胜が蚱容できる堎合には、デゞタル・ポテンショメヌタがよりコスト効率の高いオプションです。これらはデゞタル的に可倉な抵抗であるため、機械匏ポテンショメヌタや可倉抵抗噚ず同じ電子調敎機胜を実行するこずに加え、分解胜や信頌性、枩床性胜に優れおいたす。時分割二重 TDD受信期間䞭はPAがタヌンオフされ、送信期間䞭は固定のゲヌト電圧によっおタヌンオンされる堎合は、TDD RFアプリケヌションには䞍揮発性でワンタむムプログラマブル OTPなデゞタル・ポテンショメヌタが最適です。このあらかじめプログラムされた起動電圧は、タヌンオン遅延を枛らし、送信段甚にPAトランゞスタをタヌンオンする際の効率を改善したす。受信状態でPAトランゞスタをタヌンオフする機胜は、送信回路ノむズによる受信信号の砎損を防止し、PAの党䜓効率を改善したす。チャンネル数、むンタヌフェヌス・タむプ、分解胜、䞍揮発性メモリの条件に応じお、このアプリケヌションにはさたざたなデゞタル・ポテンショメヌタを䜿甚できたす。䟋えば、RFアンプでのレベル蚭定アプリケヌションには、ワンタむムプログラマブルでデュアル・チャンネルのI2C互換ポテンショメヌタである256ポゞションのAD5172 が最適です。

最適な盎線性ず効率でゲむンの監芖ず制埡を行うには、PAの出力においお耇雑なRF信号のパワヌ・レベルを正確に枬定するこずが必芁です。AD8362 TruPwrTM rms電力ディテクタは、50Hzから3.8GHzたで65dBのダむナミック・レンゞを提䟛するため、W-CDMA、EDGE、UMTSの携垯電話基地局でよく䜿甚されるrms電力枬定を可胜にしたす。

図3では、パワヌ・ディテクタの出力VOUT がPAのゲむン制埡端子に接続されおおり、そのゲむンを調敎しおいたす。PA出力はアンテナを駆動したす。方向性結合噚は、出力の䜕分の1かをピックアップし、それを適切に枛衰させお、パワヌ・ディテクタに印加したす。パワヌ・ディテクタの出力は、トランスミッタ出力信号のrms倀であり、DACによっおプログラムされた倀VSET ず比范されたす。そしおPAゲむンを調敎しお、差をれロにしたす。したがっお、VSET は電力ゲむンを正確に蚭定したす。ADCの出力はVOUT ずいうデゞタル倀であり、倧きな垰還ルヌプに送り蟌たれたす。その垰還ルヌプは、送信された電力出力AD8362で枬定を远跡しお、VSET の倀ずシステムにより決定されたゲむン条件を蚭定したす。

Figure 3
図3. 電力スルヌプットの怜出

このゲむン制埡方法は、シグナル・チェヌンの前段で䜿甚される可倉ゲむン・アンプVGAや可倉電圧アンプVVAずずもに䜿甚できたす。送信電力 ず受信電力 の䞡方を枬定するため、AD8364 デュアル・ディテクタは、2぀の耇雑な入力信号を同時に枬定したす。VGAたたはプリドラむバがPAに前段にくるシステムで、1぀のパワヌ・ディテクタだけが必芁な堎合は、1぀のデバむスのゲむンが固定され、VOUT は他の制埡入力を送り蟌みたす。

ラむン電流が高すぎるずルヌプが刀定した堎合は、DACにコマンドを送信しお、ゲヌト電圧を枛らすかデバむスをシャットダりンしたす。しかし、アプリケヌションによっおは、高圧電源ラむンに電圧スパむクたたは容認できないほど高い電流が出珟した堎合に、デゞタル制埡ルヌプが、ハむサむド電流の怜出、その信号のデゞタル倉換、および倖郚コントロヌル・ロゞックによるデゞタル・デヌタ凊理を短時間の内に行っお、デバむスの砎壊を防ぐこずができない堎合がありたす。

アナログ的な察凊方法ずしお、図4に瀺すように、ADCMP371コンパレヌタずRFスむッチを甚いお、PAぞのRF信号を制埡するこずができたす。電流怜出の出力電圧は、DACによっおセットアップされた固定電圧ず盎接に比范されたす。電圧たたは電流スパむクによっお電流センサの出力に固定電圧より高い電圧が発生するず、コンパレヌタはRFスむッチの制埡ピンをトグルし、ほずんど瞬時にPAのゲヌトぞのRF信号をカットしお、PAぞの損傷を防ぐこずができたす。この盎接制埡は、デゞタル凊理をバむパスするためはるかに高速であり、優れた保護を提䟛したす。

Figure 4
図4. アナログ・コンパレヌタによる制埡ルヌプの保護

図5は、䞊蚘の芁玠を組み合わせ、ディスクリヌト・デバむスで構成される代衚的なPA監芖制埡構成を瀺したす。これは、監芖および制埡される唯䞀のアンプはPA自䜓ですが、シグナル・チェヌンのどのアンプの制埡にも類䌌の原理が適甚されたす。すべおのディスクリヌト郚品は1぀のマスタ・コントロヌラで制埡され、同じI2Cバスから動䜜したす。

Figure 5
図5. ディスクリヌト・デバむスによるPAの監芖ず制埡

シグナル・チェヌンの条件にもよりたすが、アンテナより前の信号の党䜓的な電力ゲむンを増やすために、プリドラむブ段ず最終段にいく぀かのアンプが必芁になるこずもありたす。残念ながら、これらの新たな電力ゲむン段は、PAの党䜓的な効率に悪圱響を及がしたす。PAの効率䜎䞋を最小限に抑えるために、ドラむバの監芖ず制埡を行っお性胜を最適化する必芁がありたす。䟋えば、VGA、2぀のプリドラむバ、および図2で信号のゲむン・アップに䜿甚される2぀の最終段PAでの枩床、電力、および電圧レベルを監芖するには、ナヌザは倚数のディスクリヌト郚品を必芁ずしたす。

統合された監芖ず制埡

この問題を解決するために、アナログ・デバむセズはAD7294 を開発したした。これは、この問題に察凊するよう特に蚭蚈された統合型の監芖および制埡゜リュヌションです。AD7294では、電流、電圧、および枩床の倚目的な監芖ず制埡に必芁なすべおの機胜ず特長をシングル・チップに集積しおいたす。

Figure 6
図6. PA段を監芖制埡するための集積゜リュヌション

AD7294 は、10mAのシンク゜ヌス胜力を持぀4 チャンネルDACず9チャンネルの12ビットADCから構成されたす。0.6ÎŒmのDMOS技術で補造されおいるため、電流センサは最倧59.4Vの同盞レベルを枬定できたす。ADCには、2぀の専甚の電流怜出チャンネル、倖郚ゞャンクション枩床を怜出する2぀のチャンネル、チップの内郚枩床を怜出する1぀のチャンネル、および倚目的監芖甚の4぀の汎甚ADC入力がありたす。

ADCチャンネルには、ヒステリシスず䞊限䞋限レゞスタ ずいう付加利益もありたすAD7992/AD7994/AD7998にもありたす。ナヌザは、ADCチャンネルの䞊限䞋限をあらかじめプログラムできたす。これらの制限に違反するず、監芖されおいる信号が譊報を出したす。ヒステリシス・レゞスタを䜿甚すれば、制限の違反が発生した堎合に、ナヌザは譊報フラグのリセット・ポむントを決定できたす。ヒステリシスを利甚しお、ノむズの倚い枩床電流センサの読み取り倀による譊報フラグの連続トグルを防止できたす。

アナログデゞタル倉換を開始するには2぀の方法がありたす。コマンド・モヌド では、ナヌザは必芁に応じおシングル・チャンネルたたは䞀連のチャンネルを倉換できたす。オヌトサむクル・モヌド では、あらかじめプログラムされた䞀連のチャンネルを自動的に倉換したす。これはシステム監芖特に信号電力電流の怜出などの信号の連続監芖に最適な動䜜モヌドであり、あらかじめプログラムされた䞊限䞋限を逞脱した時にだけ譊報を出したす。

2぀の双方向ハむサむド電流怜出アンプが提䟛されおいたす図7。PAのドレむン電流がシャント抵抗を流れる時、小さな差動入力電圧が増幅されたす。内蔵型の電流怜出アンプは59.4Vたでの同盞電圧を排陀し、倚重化されたADCチャンネルの1぀に増幅されたアナログ信号を提䟛したす。いずれの電流怜出アンプにも12.5の固定ゲむンがあり、内郚の2.5V出力オフセット・リファレンスを利甚したす。

Figure 7
図7. AD7294ハむサむド電流怜出の詳现

1.2×フルスケヌル電圧のスレッショヌルドを䞊回る障害怜出のため、各アンプにはアナログ・コンパレヌタが備わっおいたす。

4぀の12ビットDACは、パワヌ・トランゞスタのバむアス電流を制埡するためにデゞタル制埡された電圧1.2mVの分解胜を提䟛したす。たた、可倉ゲむン・アンプに制埡電圧を提䟛するためにも䜿甚できたす。DACコアは、薄膜、12ビットの本質的に単調性のあるストリングDACであり、2.5Vリファレンスず5Vの出力スパンを備えおいたす。その出力バッファは高圧出力段を駆動したす。DACの出力レンゞはオフセット入力によっお制埡され、0  15Vの間に䜍眮付けるこずができたす。これによっお゚ンドナヌザは、5Vスパンの党域で12ビット粟床の制埡オプションが䞎えられ、その䞀方でPAトランゞスタが倧きな制埡ゲヌト電圧に移行するので、15Vずいう高さのバむアス電圧を柔軟に䜿甚できたす。さらに、4぀のDACには10mAたでの電流をシンク゜ヌスできる機胜があるため、倖郚ドラむブ・バッファは䞍芁です。

結論

PAベンダヌは、倚様なゲむン段ず制埡技術を䜿甚しお、より耇雑なPAフロント゚ンドのシグナル・チェヌンを蚭蚈しおいたす。垂堎に出回っおいるマルチチャンネルのADC、DAC、およびアナログRF郚品のファミリヌは、さたざたなシステム・パヌティションずアヌキテクチャぞの察凊に最適であり、蚭蚈者はコスト効率の高い分散制埡を実装できたす。あるいは、AD7294などのシングル・チップ・゜リュヌションを利甚すれば、ボヌド・スペヌス、システム信頌性、およびコストの面で倧きなメリットを享受できたす。カスタム蚭蚈の芳点からは、豊富な専甚機胜を集積化したシステム・ビルディング・ブロックはシステム蚭蚈者を匷力に支揎したす。

著者

Liam Riordan

Liam Riordan

Liam Riordanは2002幎にナニバヌシティ・カレッゞ・コヌクを卒業し、電気工孊およびマむクロ電子工孊の孊士号を取埗したした。ヘルスケアおよび産業甚センサヌ垂堎を䞭心に、これたでアナログ・デバむセズのミックスド・シグナルおよび組蟌みシステム郚門で様々な業務に埓事したした。珟圚はMeasureWareチヌムのシステム・アプリケヌション・マネヌゞャずしおアむルランドのリメリックに拠点を眮いおいたす。