概要
多くの場合、データ・アクイジション・システム（ 以下、DAQ システム）では、マルチプレクサを使ってマルチチャンネル化が図られます。そうした DAQ システムにおいては、1 つの A/D コンバータ（ADC）で対応可能なチャンネル数を増やすことにより、システム全体のコスト、実装面積、電力効率を改善します。最近のSARADC（逐次比較型の ADC）は、スループットとエネルギー効率に優れています。そのため、システム設計者は従来以上にチャンネル密度を高めることができます。ただ、マルチプレクサの出力に大きなトランジェントが生じた際、マルチプレクサの入力におけるトランジェントをセトリングするためには、アクイジション時間を長く確保する必要があります。結果として、マルチチャンネルの DAQ システムではスループットが低下してしまいます。本稿では、まずこのことについて説明します。そのうえで、入力セトリング時間を最小限に抑え、データのスループットとシステムの効率を改善するための設計上のトレードオフについて検討します。
マルチチャンネルの DAQ システムの性能を測定する方法
マルチチャンネルの DAQ システムは、複数の入力ソース（通常はセンサー）とのインターフェースを備える完全なシグナル・チェーン（サブシステム）です。その主な役割は、入力されたアナログ信号をプロセッサで解釈することが可能なデジタル・データに変換することです。マルチチャンネルの DAQ システムは、アナログ・フロント・エンド、ADC、デジタル・インターフェースから成ります。アナログ・フロント・エンドは、バッファ、スイッチング・デバイス、シグナル・コンディショニング・ブロックで構成されます。高速で高精度な最新の ADC を使用する場合、その性能を活かすために、スイッチング・デバイス（通常はマルチプレクサ）が ADC 用ドライバの前段に配置されます。SAR ADC は速度と精度のバランスに優れています。そのため、この種のアプリケーションで最も一般的に使用されています。
産業分野や医療分野では、チャンネル密度が高い高精度のDAQ システムが使用されます。つまり、できるだけ多くのチャンネルを最小限の実装面積に収めることが求められます。一般に、多重化された DAQ システムでは、以下に示す手段によって高い密度、高いスループット、良好なエネルギー効率を実現します。
- 高速で高精度の SAR ADC を使用する
- チャンネル当たりのサンプリング・レートを最小限に抑える
- 以下の式で求められる SAR ADC のコンバータ稼働率をできるだけ高める
上式において、n はチャンネル数です。マルチチャンネルの DAQ システムでは、コンバータ当たりのトータルのスループットは以下の式で求められます。
この式から、マルチチャンネルの DAQ システムにおけるトータルのスループットは、SAR ADC の速度と分解能だけでなく、コンバータ稼働率にも依存することがわかります。
マルチチャンネルの DAQ システムの性能に遅延が及ぼす影響
セトリングにおいて遅延が発生する場合、ADC の実際のサンプリング時間と変換時間に td の項が追加されます。コンバータの実際の最大サンプリング・レートは、次のようになります。
ここで、TADC は ADC において 1 つのサンプルに費やされる時間です。ほとんどのADCのデータシートには、この値が記載されています。通常は、SAR ADC のサンプリング・レートの逆数であり、単位は「秒/サンプル」となります。マルチチャンネルの DAQ システムでは、実際の最大サンプリング・レートは、コンバータのサンプリング・レートよりも必ず遅延 td（> 0）の分だけ遅くなります。したがって、コンバータ稼働率は必ず 100 %よりも低くなります。つまり、サンプリング時間と変換時間に遅延が加わると、コンバータ稼働率が必ず低下します。先ほど示したトータルのスループットの式と併せて考えると、これは、マルチチャンネルの DAQ システムに設けられる最大チャンネル数が減少するということを意味します。まとめると、セトリングにおいて遅延が生じた場合にはチャンネル密度が低下します。そして、マルチチャンネルの DAQ システムにおけるトータルのスループットも低下します。
入力部のスイッチングに伴うグリッチと入力セトリング時間
マルチプレクサの入力が切り替わるとき、出力には 1 つ前の入力チャンネルの状態が残っています。詳しく言うと、マルチプレクサの出力負荷容量と寄生ドレイン容量に対する電荷の蓄積という形で残存するということです。ADC用のドライバや ADC そのものなど、容量性の大きな負荷には、その蓄積された電荷を放出可能な低インピーダンスのパスが存在しません。このことから、電荷が蓄積する状態が顕著になります。出力が容量性であること、また最近のマルチプレクサは BBM（break-before-make）のメカニズムを採用しているため高インピーダンスであることから、電荷がトラップされてしまうと言うこともできます。つまり、その電荷は、入力で次のスイッチングが行われた後にしか放出できません。
スイッチングが実施された後、入力コンデンサ CA は、出力コンデンサ COUT と並列に接続されます。ただ、CAと COUT の電位は最初は異なる可能性があります。それによって、CA と COUT の間で電荷のシェアリングが生じます。非常に帯域幅の広いマルチプレクサの場合、電荷のシェアリングは瞬時に発生します。そして、マルチプレクサの入力には高周波のグリッチが生じます。このグリッチの大きさ ΔV は、次の式で求められます
ここで、ΔVC はスイッチング前のコンデンサの電位差です。マルチプレクサの入力側に生じるトランジェント・グリッチは、より一般的にはキックバックとして知られています。ADC、容量性の DAC、サンプリング回路など、容量性の大きな負荷を含むスイッチング回路でよく見られる現象です。これについては、MT-088 をご覧ください。コンバータに対して有効な信号を送出するには、このグリッチを出力の 1 LSB 以内にセトリングする必要があります（その範囲にとどめておく必要もあります）。また、入力が 1 LSB 以内にセトリングされるまでに要する時間を入力セトリング時間 tS と呼びます。tS は、先述した遅延 td の一部です。td の最も大きな成分である可能性もあります。
さほど高速な ADC が存在しなかった時代には、上述したグリッチは小さく、それに伴う入力セトリング時間は短かったので無視することができました。しかし、より高速なADC が開発されるに連れて、サンプリング時間はより短くなり、入力セトリング時間に近い値になってきました。上述したとおり、ADC の TADC が、入力セトリング時間tS（実質的には td）に等しくなると、コンバータ稼働率は50 % まで大きく低下します。これは、ADC の能力を半分しか利用できていないということを意味します。最新の技術を採用した高精度の ADC では、その速度に応じて入力セトリング時間を短縮していく必要があります。それにより、マルチチャンネルの DAQ システムにおいても、性能の向上を図ることができます。
入力セトリング時間を最小限に抑える方法
一般に、スイッチングに伴うグリッチは、バッファ・アンプとマルチプレクサの間に RC フィルタを適用することで最小限に抑えることができます（CN-0292 をご覧ください）。この RC フィルタのことをスナバ回路と呼びます。図 3 の左に示した回路は、多重化された 2 チャンネルのアナログ・フロント・エンドのシグナル・チェーンです。図 3 の右は、この回路におけるスイッチングのタイミング図です。
アンプやスナバ回路と比べてマルチプレクサの帯域幅が非常に広いと仮定します。その場合、スナバ回路の RCを支配的な極とし、入力グリッチとセトリング・トランジェントは、1 次（指数）応答を示すと近似することができます。入力グリッチについてさらに詳しく理解するために、その詳細な過渡応答を図 4 に示しました。
1 次応答を示すと仮定すると、電圧誤差 VERROR は、時間の経過に従い指数関数的に減少します。VERROR の初期値（スイッチング時の値）はグリッチの振幅 ΔV であり、その後、スナバ回路の RC の値に応じた比率で減少していきます。入力セットリング時間は、VERROR が 1 LSB 以内にセトリングするまでの時間だと定義することができます。
一方、ADC は、アクイジション時間 tACQ が経過した時点でサンプリングを開始します。tACQ が経過すると ADCは変換フェーズに入り、その時点の信号を量子化してサンプル・データを得るということです。VERROR の収束があまりにも遅く、一定の範囲内（1 LSB ～ 数 LSB）にセトリングしなかった場合には問題が発生します。つまり、1 つ前のアナログ入力によって現時点のサンプル・データが不正確なものになり、ADC のチャンネル間でクロストークが生じてしまうのです。電圧誤差を最小限に抑えるには、入力セトリング時間をアクイジション時間よりも短くすることが不可欠です。また、tS を短くすることができれば、より高速な ADC を使用し、システムにおいてトータルのスループットとチャンネル密度を高められる可能性が出てきます。
ΔVC が入力範囲のフルスケールというワーストケースにおいて、VERROR が少なくとも 1 LSB（マルチプレクサの出力が目標レベルである 1 LSB 以内）に達するまでの最小入力セトリング時間は計算によって求めることができます。マルチチャンネルの DAQ システムを設計する際には、スナバ回路の時定数と CA/COUT の 2 つが重要な変数になります。これらを使用することで、入力セトリング時間は以下のように表すことができます。
上の式から、入力セトリング時間は、スナバ回路の時定数 τ と、VERROR が 1 LSB 以内にセトリングするのに必要な時定数 η の線形関数であることがわかります。入力セトリング時間を短くするための最も単純な方法は、時定数の小さいスナバ回路を使用することです。スナバ回路の帯域幅が広いほど時定数は小さくなるので、この方法は理にかなっています。ただし、この方法には、ノイズと負荷に関する別のトレードオフが存在します。代替策として、η を小さくすることによって類似の結果を得ることができます。
時定数 η は、出力コンデンサ COUT に対するスナバ回路のコンデンサ CA の比で表される関数です。1 LSB が入力範囲のフルスケールを 2N - 1（N はビット数）で割った値に等しく、ΔVC がワーストケースで入力範囲のフルスケールに等しいとすると、上記の式は次のように簡素化できます。
上式は直感的に理解しやすいものだとは言えないでしょう。そこで、図 5 に、分解能が 10、14、18、20 ビットの場合の片対数グラフを示しました。
CA/COUT の値が大きいほど、セトリング時間は短くなります。CA/COUT の値が非常に大きい場合には、セトリング時間をゼロに近づけることも可能です。COUT の基本的な要素は、マルチプレクサのドレイン容量と後続段の入力容量です。したがって、自由に変更できるのは CA だけです。10 ビットの分解能でセトリング時間をゼロに近づけるには、CA を COUT の 1000 倍以上、20ビットの分解能の場合には 100 万倍以上にする必要があります。100 pF という標準的な負荷の場合にセトリング時間をゼロに近づけるには、スナバ回路のコンデンサは、分解能が10 ビットの場合で 100 nF、同 20 ビットの場合で 100 µFにしなければなりません。
ここまでの内容をまとめると、入力セトリング時間を最小限に抑えるには、以下の 2 つの方法があります。
- スナバ回路の帯域幅を広げる
- CA の値を COUT に対して大きく設定する
スナバ回路のコンデンサ
帯域幅を広くしてスナバ回路のコンデンサの値を大きくすれば、入力セトリング時間は短くなります。では、帯域幅とスナバ回路のコンデンサの値は、できる限り大きくすればよいのでしょうか。
その考え方は誤りです。RC が負荷として働くことと、アンプの駆動能力について考慮しなければなりません。バッファ・アンプに対し、スナバ回路が負荷として与える影響について把握するには、アナログ・フロント・エンドについて周波数領域で解析を行う必要があります。
ここでは、入力グリッチは 1 次応答に対応するということを前提にしています。すなわち、スナバ回路の極が最も支配的な要因であるということになります。言い換えれば、複数の極の相互作用を防いで、1 次近似の有効性を確保するために、スナバ回路の帯域幅は、バッファ・アンプの帯域幅ならびにマルチプレクサの帯域幅よりも小さくしなければなりません。
標準的なバッファは、高精度のオペアンプを使ってボルテージ・フォロワ（ゲインは 1）を構成することで実現します。それをスナバ回路とカスケード接続します。周波数領域で解析すると、この回路の出力は、スナバ回路の入力インピーダンスとオペアンプのクローズドループの出力インピーダンスの合計に対するスナバ回路の入力インピーダンスの割合に依存するということがわかります。結論として、負荷の影響を防ぐためには、スナバ回路の入力インピーダンスをオペアンプのクローズドループの出力インピーダンスよりも大きくしなければなりません。これについては以下のような式で表すことができます。
このことから、バッファ・アンプに対してスナバ回路が負荷として与える影響を防ぐには、以下のようにする必要があることがわかります。
- スナバ回路の時定数 RACA を大きく設定することで、実質的に帯域幅を小さく抑える
- スナバ回路のコンデンサの値 CA を小さくする
- クローズドループの出力インピーダンスが非常に小さいオペアンプを選択する
1 つ目と 2 つ目の項目から、負荷の影響と入力セトリング時間の間には明らかにトレードオフが存在することがわかります。つまり、スナバ回路の帯域幅とコンデンサの値は大きければよいというわけではありません。3 つ目の項目は、高精度のオペアンプを選択する際にこのパラメータについて考慮する必要があるということを表しています。これに加えて、安定性と駆動能力についても考慮する必要があります。
図 7 は、十分に広い帯域幅を備える高精度のオペアンプであれば、一部の波形に例外はあるものの、上述した解析内容と合致する結果が得られることを表しています。なお、この図では、そうしたオペアンプの例として、クローズドループの帯域幅（-3 dB 減衰する帯域幅）が約970 kHz の「ADA4096-2」を採用しています。スナバ回路の帯域幅が 10 kHz という条件では、入力セトリング時間は CA が最も大きいときに最も短くなります。スナバ回路の帯域幅が 200 kHz の場合も、CA を大きくするほどセトリング時間は短くなります。ただし、次第に負荷の影響が現れるようになります。グラフには減衰不足の応答が存在します。CA が小さい場合の応答よりもセトリング時間は長くなりますが、グリッチの大きさは最小限に抑えられます。CA が小さい場合の方がグリッチは大きくなります。システムで使用する部品を選択する際には、オペアンプの負荷としてスナバ回路がどのような影響を及ぼすのか、十分に検討することが必須です。
上述したとおり、オペアンプのパラメータとしては、クローズドループの出力インピーダンスを確認しなければなりません。一般に、このインピーダンスは、オープンループ・ゲイン AV に反比例します。セトリング時間を最小限に抑えるためには、スナバ回路の帯域幅を広くとる必要があります。そのためには、オペアンプの -3 dB 帯域幅をスナバ回路の帯域幅よりもさらに広くとらなければなりません。多重化された DAQ システムにおいて入力セトリング時間を最小限に抑えるために最適な高精度アンプは、次のような条件を満たすものです。まず、基本的な性能として、ノイズ、オフセット、オフセット・ドリフトが小さいことが条件になります。ただ、それよりも優先順位の高い条件は、帯域幅が広いことと、クローズドループのインピーダンスが非常に小さいことです。また、これらの条件をすべて満たすオペアンプは、低消費電力では実現できないので注意が必要です。例として、ADA4096-2 と「ADA4522-2」のクローズドループの出力インピーダンスを図 8 に示しました。
ADA4522-2 では、クローズドループの -3 dB 帯域幅は 6MHz（公称値）です。このことと図 8 から、ADA4522-2の方がこのアプリケーションで使用するドライバとして適していることがわかります。一方で消費電力の観点からは、1 つのアンプ当たりの電源電流が 60 µA（代表値）である ADA4096-2 の方が、同 830 µA（代表値）であるADA4522-2 よりも魅力的です。どちらの製品も使用可能なので、個々のアプリケーションで本当に重要なのは何なのかということを考慮して選択することになります。
まとめ
最良の選択を行うために
マルチチャンネルの DAQ システムにおいて、チャンネル密度とスループットを最大限に高めるには、入力セトリング時間を ADC のアクイジション時間以下に抑える必要があります。セトリングにそれ以上の時間がかかると、DAQ システムとしての性能が低下してしまいます。入力セトリング時間を最小限に抑えるには、スナバ回路の帯域幅とコンデンサの値を大きく設定する必要があります。ただし、部品の値は、周波数領域における負荷としての影響を考慮して慎重に選択しなければなりません。高精度オペアンプの中で最も適切なものを選択するには、アプリケーションにおいて本当に重要な項目を優先しつつ、消費電力、クローズドループの出力インピーダンス、-3 dB 帯域幅の間に存在するトレードオフのバランスをとる必要があります。
参考資料
T. Corrigan、アプリケーション・ノート「マルチプレクサのセトリング・タイムとサンプリング・レートの計算方法」Analog Devices、2009年
「Interactive Design Tool: Analog Switch Settling-Time Calculator（アナログ・スイッチ用のセトリング時間計算ツール）」Analog Devices
MT-088 チュートリアル「Analog Switches and Multiplexers Basics（アナログ・スイッチとマルチプレクサの基礎）」Analog Devices、2009年
謝辞
Dan Burton 氏、Vicky Wong 氏、Peter Ohlon 氏、EricCarty 氏、Rob Kiely 氏、May Porley 氏、Jess Espiritu氏、Jof Santillan 氏、Patrice Legaspi 氏、Peter Hurrell氏、Sherwin Almazan 氏に感謝します。
