概要
高速なクロック信号を使用する製品を設計する際には、電磁環境適合性（EMC）の問題に悩まされる可能性があります。本連載（計3回）の目的は、電磁干渉（EMI）のコンプライアンス・テストに一度で合格できるように技術者を支援することです。プリント回路基板（以下、基板）を設計するに当たり、電磁場の面で配慮すべき事柄について詳しく解説します。EMIを低減するための手法は、EMIやそれ以外の干渉を抑制することに役立ちます。つまり、その手法は基板のレイアウトを実施する際に適用すべき普遍的なものだと捉えられます。今回（Part 1）は、まず物理学の観点から基本的な理論について説明します。その内容は、本連載で取り上げる手法によってなぜEMIを低減できるのかを理解するために不可欠なものです。Part 2では、今回説明する内容が実際の基板レイアウトにおいてどのように役立つのか実例を交えて解説します。Part 3では、複雑な基板にEMIの低減手法を適用するためのレイアウト戦略について説明します。
はじめに
コンプライアンス・テストに向けた取り組みは、設計プロセスの最後に実施される傾向があります。それはなぜでしょうか。コンプライアンス・テストを実施するには、その前の時点でシステム全体が既に使用可能な状態になっていなければならないからです。つまり、テストを行うためには、それに対応できるレベルまで設計が完成している必要があります。ただ、設計プロセスの終盤になってから問題が発覚し、基板の修正が必要であることが判明したらどうなるのでしょうか。その場合、製品設計の最終段階で多くの人員を割かなければならなくなり、大きな追加のコストが生じます。当然のことながら、そのような事態は避けるべきです。実は、本連載で説明するベスト・プラクティスに従って設計を行うだけで、EMCのコンプライアンス・テスト（放射、伝導、電磁感受性）に合格可能なレベルを達成できるはずです。本連載で紹介する方法に従えば、基板のアーキテクチャを設計する際やレイアウトを実施する際に、EMIのコンプライアンス・テストに合格することを念頭に置いているということになります。結果として、EMCのコンプライアンス・テストに合格可能な基板を実現できるでしょう。ただ、本連載の目的はテストに合格できるようにすることだけではありません。まず、その手法の背景にある根本的な原理と、それらが的確に機能する理由を理解していただきたいと考えています。そして、他の設計でもその原理を活用できるようにすることを目標とします。
実は、EMI、干渉、電磁感受性に関する基本的な理論は非常にシンプルです。EMIを低減するための方法は、電場と磁場を制御して「閉じ込める」ことに尽きます。逆に、電磁場が自由空間に対して露出していて拡大可能な状態であった場合、EMIやそれ以外の干渉が発生するのです。では、電磁場を閉じ込めるにはどうすればよいのでしょうか。必要なのは、基板（および接続されたケーブル）のどこにおいても、加速する電荷が正味でゼロになるように設計することです。つまり、加速している各電荷の近傍に、逆方向に加速できる別の電荷が存在すればよいのです。それらの事象が遠方場で同時に発生すると、各電荷の影響が互いに打ち消されます。電磁場にエネルギーが存在しなければ、EMIも干渉も発生しません。つまり、すべての電磁場のエネルギーを、コンポーネントの内部、または信号の配線パターンとグラウンド・プレーンの間にある基板の誘電体の内部に閉じ込めればよいのです。この説明は、基板上の配線パターンを対象とした考え方を示したものです。実際には、絶縁型のシステムで見られるように、閉じ込められていない電磁場を生じさせる電気的に長いアンテナの方が大きな問題になります。これについては、Part 2以降で詳しく解説します。
電荷に働く静的／動的な力
電荷は電場にさらされた場合だけ移動します。一方、空間内のある場所に存在する電場は静的である可能性があります（静止電荷からの静電気場など）。また、別の場所の電場は時間が経過すると変化するかもしれません（移動している電荷からの場など）。電荷が移動すると磁場が発生します。電場と同様に、磁場は静的であることもあれば時間に対して変化することもあります。F =q (E + vxB)で表されるローレンツ力により、磁場の中を移動する電荷には、移動することにより磁場を発生させた電荷に向かう力または遠ざかる力が加わります。ただ、電荷に力を及ぼすことができるのは電場だけです。磁場は、実際には相対論的に発生した電場だと言うことができます。移動する電荷の元のクーロン場が表に現れたものだと言ってもよいでしょう。電場と磁場は実際には1つのものであり、何を基準にするのかによって見え方が変わるということです。
これらの場が時間に対して変化すると、放射やEMIが発生する可能性が生じます。電荷は静的であることもあれば、空間内で移動していることもあります。また、加速されていることもあるでしょう。電荷が加速している場合にだけ、放射が発生します。これは、磁場は内部的には電場であり、加速する電荷はその相対論的な場にエネルギーを放出するという単純な事実によるものです。電荷を加速させると、アンペールの法則とファラデーの法則に従い、空間内に伝搬する場が作り出されます。このことを数学的に理解するには、マクスウェルの方程式を含む以下の一連の式を用います。
電場に関するガウスの法則
磁場に関するガウスの法則
アンペール・マクスウェルの法則
ファラデーの法則
放射とEMIについて理解する上では、アンペールとファラデーの功績である式（3）と式（4）が鍵になります。上に挙げた式は、電場と磁場は電荷を使う方法以外の複数の方法によって生成できるということを示唆しています。また、変化する場や動的な場によって別の場が生成されることもあります。その影響により、自由空間内または基板上で電磁場エネルギーが伝搬する可能性があります。このエネルギーの流れは、以下に示すポインティング・ベクトルの式によって表せます。
ポインティング・ベクトル
電圧と電流が存在する場所には必ず場が存在します。また、場は情報とエネルギーが存在する場所だと言えます。電磁場を除去するというのは現実的なことではありませんし、望ましいことでもありません。目標とすべきは、電磁場の位置を制御することにより、電荷に力が及んだり（干渉）、自由空間に放散されたり（EMI）するのを避けることです。
適切に基板を設計すれば、それらの場を閉じ込めることができます。
移動しているものであろうと静止しているものであろうと、あらゆる電荷は蓄積／放散されるエネルギーが最小になるように配置され、結果として電荷の分布が形成されます。
上記の説明は、静電エネルギーにも磁気エネルギーにも当てはまります。分布に関与する電荷は、まず、蓄積されるエネルギーが可能な限り少なくなるように配置されます。時間が経つにつれて、その配置は消費されるエネルギーが可能な限り少なくなるよう元に戻ります。この挙動は、電荷が互いに力を及ぼし合った結果として現れます。
では、基板を設計する際、どのようにすれば蓄積されるエネルギーの量を最小限に抑えることができるのでしょうか。そのためには、信号のパスと電源のパスのすぐ近くにグラウンド・プレーンを設けます。グラウンド・プレーンが近接していれば、銅箔パターンに蓄積される電気エネルギーと磁気エネルギーを最小化することが可能になります。より詳しく言えば、電場が近くのグラウンド・プレーンから電荷を引き寄せ、その双極子の外側にある正味の電場をゼロにすることで最小化が実現されます。同様に、電荷が加速すると、ファラデーの法則に従いグラウンド・プレーンに電流が流れて外部の磁場がゼロになります。基板を設計する際には、自然にその状態になるようにする必要があります。また、どちらの効果もほぼ瞬時に発生し、グラウンド・プレーンまでの速度Cだけに依存して遅延が生じるということを理解しておかなければなりません。
上記の説明は、伝送ラインの特性について説明したものにもなっています。多くの技術者は伝送ラインについて熟知しており、高速な回路を毎日のように使用しています。あらゆる基板において干渉やEMIを防ぐためには、それぞれに伝送ラインで使われる手法を適用する必要があります。基板の設計で最もよく使用されている構造は、恐らくマイクロストリップを使用した伝送ラインでしょう。簡単に言えば、絶縁層を挟んでグラウンド・プレーン上に配線パターンを構成する手法です。理論的には、それによって電場と磁場を配線パターンとグラウンド・プレーンの間の空間に閉じ込めることができます。ここで図1をご覧ください。マクスウェルの方程式に従うと、体積Aにおいて、閉じ込められた総電荷は体積の表面を横切る電束を積分した結果に等しくなります。閉じ込められた電荷はゼロなので、大きさが等しく符号が逆の内部電荷の間隔がゼロに近づくにつれて、表面の外側における正味の電場はゼロに近づきます。伝送ラインの表面Bが閉じ込める加速された電荷はゼロです。マクスウェルの方程式によると、表面Bを流れる正味の電流がゼロの場合、表面Bの周りの磁場の線積分の結果もゼロに近づきます。また、ファラデーの法則により、表面Cの周りの線積分の結果もゼロに近づくことになります。
伝送ラインとグラウンド・プレーンの間の空間をゼロにすることはできません（結果として外部の場がゼロになります）。RFアプリケーションや高速デジタル・アプリケーションでは、信号の帯域幅を最大化するために50Ωの伝送ラインを使用します。また、電源ではわずか数Ωというはるかに低いインピーダンスが使用されます。
ベスト・プラクティス
意外に感じられるかもしれませんが、ここまでに述べたすべての物理的な理論は、基板をレイアウトする際に従うべき3つのベスト・プラクティスに集約できます。以下、それぞれについて説明します。
【プラクティス1】
加速する電荷が正味でゼロになるよう努める
このプラクティスに従うということは、電流パスを意識して基板を設計するということにつながります。基板を設計する際には、そのレイアウトがファラデーの法則によって電流が自然に相殺されるようになっているか否かを検討します。電流が流れている場所では、その値に達するまでのどこかの時点で変化が生じているはずです。このことを忘れないでください。
【プラクティス2】
電場と磁場を特定の小さな空間に閉じ込めるようにレイアウトする
このプラクティスは、1つ目のプラクティスを適用した結果、具現化されることだと言えます。基板をレイアウトする際、加速する電荷を正味でゼロにできたなら、電場も閉じ込められているはずです。レイアウトを実施する際には、このような結果が得られるよう常に意識して作業を進めることが重要です。エネルギーを移動させるためには、電場と磁場の両方が必要になります。
【プラクティス3】
電圧／電流ではなく電磁場について考える
エネルギーや情報は、基板の銅箔ではなく、場の中を移動するということを意識してください。不完全なマイクロストリップでは、決して外側の場をゼロにすることはできません。伝送ラインのインピーダンスが高くなるほど、電磁場を閉じ込める能力は低くなります。一般に、インピーダンスの高い伝送ライン（帯域幅を最大化する場合は50Ω）に流れる電流量は少なく抑えられます。その初期値は、電圧を50Ωの特性インピーダンスで割った値に制限されます。また、通常の電源プレーンは低インピーダンスですが（そのように設計すべきです）、多くの電流が流れるため（これは望ましいことではありません）、電圧が低下しないようにする（実際の抵抗値を最小化する）ことが求められます。これを満たせない場合、損失量が多くなりすぎます。そうしたQの高い回路からは、大きな放射が生じる可能性があります（これについてはPart 2で解説します）。EMIに関して言えば、自然界は技術者に対して不利に働くのではなく、むしろ有利に働きます。つまり、回路に蓄積されたり放散されたりするエネルギーが常に最小になるように電荷が配置されます。
基板のレイアウトによっては、磁気結合または静電結合（相互インダクタンスと相互キャパシタンス）に依存してEMIや干渉が発生する可能性があります。そうした結合が生じるのは、基板上でエネルギーや情報の移動に使用する構造が完全ではないからです。つまり、同軸ケーブルを使用するようなケースとは異なり、場を完全に閉じ込められていないということです。導波路（配線パターンとグラウンド・プレーン）の間の空間（誘電体）において、その形状が完全に場を閉じ込められるようになっていない場合には干渉やEMIが生じる可能性があります。
どのようなレイアウトが問題になるのか？
本連載のPart 2では、実際の基板レイアウトについて説明します。その中では、不完全なレイアウト手法によって生じる一般的な放射源の例を示し、それを改善する方法を明らかにします。
基板上では、以下のような場合に場を閉じ込めることができなくなります。
- 信号が異なるレイヤ間でやり取りされる場合
- 共通のグラウンド・プレーン上で信号が同じ体積を共有する場合
- 共有するグラウンド・プレーン上で信号が交差する場合
- 信号が平行に伝送される場合
- 場のフリンジングが生じている場合
- 信号がマイクロストリップまたは他の不完全な 伝送ラインを伝搬する場合
Part 2では、こうした事柄について詳しく説明します。
まとめ
本稿では、EMIのコンプライアンス・テストに合格できる基板レイアウトを実現するために不可欠な物理的な理論と思考のプロセスについて解説しました。基本的な事柄として、電場のみが電荷に作用し、移動する電荷から発生する磁場は実際には相対論的な電場であることをご理解いただけたはずです。また、マクスウェルの方程式とポインティング・ベクトルを使用すれば、電荷が加速している場合にどのように場が自由空間に伝搬するのかを把握できることも明らかにしました。基板上のすべての配線パターン（銅配線）は、場が電荷に及ぼす影響を利用して基板上の特定の領域に場を閉じ込めることを可能にする伝送ラインだと考えることができます。このことに基づいて、Part 2では、干渉やEMIの原因になる、閉じ込められていない場を最小限に抑えるためのレイアウト手法について説明します。閉じ込められていない場は、回路自体または外部（電磁感受性に影響を及ぼす）の2ヵ所から生じる可能性があります。Part 2では、それぞれについて詳しく検討します。
本稿で説明したように、以下の3つのプラクティスに従うだけで、物理的な理論に即した形で重要なポイントを押さえることができます。
- 【プラクティス1】 加速する電荷が正味でゼロになるよう努める
- 【プラクティス2】 電場と磁場を特定の小さな空間に閉じ込める
- 【プラクティス3】 電圧／電流ではなく電磁場について考える
移動しているものであろうと静止しているものであろうと、あらゆる電荷は蓄積／放散されるエネルギーが最小になるように配置され、結果として電荷の分布が形成されます。
参考資料
Richard P. Feynman、Robert B. Leighton、Matthew Sands 「The Feynman Lectures on Physics, boxed set: The New Millennium Edition（ファインマン物理学 ボックス・セット -新ミレニアム版）」Basic Books、2011年1月
Howard W. Johnson、Martin Graham「High-Speed Digital Design: A Handbook of Black Magic（高速デジタル設計 - 黒魔術のハンドブック）」PTR Prentice Hall、1993年4月
Ralph Morrison「Fast Circuit Boards: Energy Management（高速回路用のボード - エネルギーの管理）」John Wiley & Sons Publications、2018年1月
