EMIのコンプライアンス・テストに一度で合格する方法【Part 2】プリント基板からの放射

×

Figure 1

   

要約

高速なクロック信号を使用する製品を設計する際には、電磁環境適合性（EMC）の問題に悩まされる可能性があります。本連載の目的は、電磁干渉（EMI）のコンプライアンス・テストに一度で合格できるように技術者を支援することです。そのために、プリント回路基板（以下、基板）を設計するに当たり、電磁場の観点から配慮すべき事柄について詳しく説明します。EMIを低減するための手法は、EMIだけでなくそれ以外の干渉を抑制することにも役立ちます。つまり、その手法は基板のレイアウトを実施する際に適用すべき普遍的なものだと言えます。本連載は3つの記事（Part）から成ります。今回（Part 2）は、Part 1で紹介した手法に従った場合、どのような実装を行うことになるのかを明らかにします。そのために、基板の例をいくつか示し、主に接続用の配線パターンに注目して解説を進めることにします。なお、本連載のPart 3では、複雑な基板にEMIの低減手法を適用するためのレイアウト戦略について解説します。

はじめに

本連載のPart 1で説明したように、EMIを適切に管理するためには、レイアウトに依存する場のエネルギーを伝送ラインによって「閉じ込める」必要があります。前回は、これについて理解するために必要不可欠な物理的な理論について解説しました。

そして、前回の記事の最後には、基板のレイアウトの問題によって場のエネルギーを閉じ込められなくなる可能性があるケースを列挙しました。以下にそれらを再掲します。

1. 信号が異なるレイヤ間でやり取りされる場合
2. 共通のグラウンド・プレーン上で信号が同じ体積を共有する場合
3. 共有するグラウンド・プレーン上で信号が交差する場合
4. 信号が平行に伝送される場合
5. 場のフリンジングが生じている場合
6. 信号がマイクロストリップまたは他の不完全な伝送ラインを伝搬する場合

今回は、放射が生じる可能性がある基板の典型的な例を2つ示します。それらの基板が抱える課題は、経験豊富な技術者でさえ見落としてしまう可能性があります。以下では、どのようなことが問題になるのか詳しく解説していきます。

放射の原因になる伝送ライン

出力電圧が上昇しようとしているロジック・ゲートICについて考えてみましょう。そのICの近くにはデカップリング・コンデンサが実装されているとします。その場合、出力電圧の上昇に伴って使われるエネルギーはどこに蓄積されているのでしょうか。それらのエネルギーは、デカップリング・コンデンサ内部の誘電体（空間）に局所的に蓄積されています。ここで、それまでグラウンド電位であった出力ピンに電荷が移動することにより、ICの出力電圧が上昇する様子を想像してみてください。電荷が移動すると場が発生し、その場は即座に光速で出力部に到達します。そして、その際に遭遇する電荷に対して力を及ぼします。グラウンド・プレーンは最も近くにある電荷の源です。また、優れた導体であることから、配線パターンの直下に、相殺する役割を担う電荷を移動させるためにはほとんどエネルギーを必要としません。それらの電荷は、電気的な力によって、ロジック・ゲートによって供給される元の電荷に可能な限り近づこうとします。この時点から、その小さな双極子の外側の離れた場所では場がほぼゼロになります。2つの相殺し合う電荷から時間的にも距離的にも遠いほど、その傾向は強くなります。加速する電荷から生成される場では、デカップリング・コンデンサの内部と、電圧の遷移が起こっている出力配線パターンとグラウンド・プレーンの間の誘電体の内部に変位電流が生じます。加速する電荷は、この電気的に小さなループの全体にわたって存在します（電荷の一部は、変化する電場、つまりは電流によって生成されます）。電流ループの大きさが観測する距離に比べて小さい場合、ループの加速セグメントは互いに打ち消し合います。その結果、遠くからは、加速する正味の電荷はゼロであるように見えます。

ファラデーの法則で説明される相対論的な場は、EMIについて理解する上で非常に重要です。すべての電荷にはクーロン場が伴いますが、電荷が（相対的に）移動している場合や加速している場合には、全体の電場に寄与する2つの電場が新たに生じます。つまり、クーロン場は、移動と加速によって3つの成分の和として実現されるということです。ある電荷が他の電荷に対して相対的に移動すると、特殊相対性理論によって空間が圧縮されます。そして通常は、電気的に中性な回路にも正味の電荷が発生します。理論式に基づいて考えればそれは磁気であるということになりますが、この相対的な移動によって事実上の電場が発生します。これが新たに生じる1つ目の電場です。新たに生じる2つ目の電場は、電荷の加速により、元の加速の方向に対して横方向（反対方向）に発生します。これら2つの新たな場の内部にはエネルギーが含まれています。それらのエネルギーは、クーロン場に蓄積されるものとは異なります。磁場と横電場はどちらも相対論的なものです。つまり、蓄積されるエネルギーは状況に依存します。そして、次元的に直交する視点から見た場合だけ実在し、空間の座標が1つ取り除かれるという興味深い結果をもたらします。クーロン場のエネルギーは3次元空間に蓄積されます。それに対し、上記の横電場のエネルギーは2次元空間に蓄積されます。ファラデーの法則によれば、この横電場が存在する場合（電荷が加速している場合）、任意の閉じた経路の周りにある電場の線積分の値はゼロにはなりません。また、クーロン場と比較して、距離に応じたエネルギーの減衰量は小さくなります。加えて、エネルギーは体積ではなく表面積に依存して拡散されます。

加速する電荷によって生じる横電場は、グラウンド・プレーン内の電荷にも作用する逆向きの場を発生させます。グラウンド・プレーン内の電荷は、計3つの電気力が重なり合った結果に基づいて移動します。正味の効果として、加速する元の電荷によって変化する磁場を除去するために必要な方向から、相殺の役割を担う電流が流れます。この知識を有していれば、信号のリーディング・エッジ（立ち上がりエッジ）が伝送ラインを伝搬する際に何が起きるのかを正確に予測することができます。デカップリング・コンデンサと伝搬するリーディング・エッジの前の伝送ラインには、変位電流が伝送ラインを進むにつれて、一定の順方向電流とリターン電流が流れます。この電気的に非常に小さなセグメント（信号の配線パターンとグラウンド・プレーンの間の距離と等しい）が伝送ラインを伝搬する際に、信号のリーディング・エッジに依存する変位電流だけによって放射が生じます。この変位電流のセグメントの近くにはリターン電流が存在しません。このことから、その場が拡散し、放射とEMIが引き起こされます。先述したように、リーディング・エッジの前後に存在するこの長さの伝送ラインは、電気的に静的な状態のままになります。伝送ラインにおいて電圧が遷移する場所で生じる変位電流は、一般的な放射源です。これは見落とされがちな事実です。加速する電荷による非常に小さなセグメントは重要なものには感じられないかもしれません。しかし、複雑な基板上には共通のクロックに依存する何千本もの伝送ラインが存在します。一般に、共通のクロックに依存する放射は、ネットワーク・アナライザにおいて複雑な方法で加算されます。エネルギーが重なり合うことにより、それらが大きな放射源になる可能性があります。

共振回路

ここまでに説明したように、不完全な伝送ラインは問題を発生させる原因になります。ただ、もう1つ注意すべき要素が存在します。それは、平均的な基板上に存在する数多くの共振回路です。共振回路は、オペアンプの入出力部に接続された回路、スイッチング電源の相互接続部、検出／測定用の経路などに存在します。それらは、いずれもアナログ素子の接続に必要な要素です。ほとんどの設計者は、それらと伝送ラインの違いを明確には把握していません。その点が問題です。適切に終端された伝送ラインは、抵抗の代わりにコンデンサによって（または短絡によって）終端すると、共振回路に姿を変えます。この単純な変更により、回路全体がリアクタンス素子（伝送ラインのインダクタとコンデンサ、および容量性または誘導性の終端）だけで構成されることになります。ラインが十分に長い場合または容量性の終端が十分に大きい場合、その回路は放射に影響を及ぼす低い周波数で共振する可能性があります。ラインに多くの電流が流れる場合、特にそのような状態に陥る可能性が高くなります。電流が多いほど、必ず放射も大きくなります。

適切に終端された伝送ラインでは、エネルギーはエッジごとに1回だけラインを移動します。仮に0.66Cの長いラインがあったとして、その小さな放射セグメントは基板の配線パターンが非常に長かったとしても長い時間にわたり存在することはありません（図1）。それとは対照的に、共振回路のラインは1ステップの入力によって1/2π√LCの周波数で共振を起こします。共振回路にはエネルギーを消費する抵抗が存在しないので、エネルギーがすべて放射されるまで共振が継続することになります。

非常に厄介な共振回路の例としては、スイッチング電源のホット・ループが挙げられます。図2に、スイッチング電源の基板レイアウトの例を2つ示しました。ほとんどの技術者は、2つ目のレイアウトの方が優れていると考えるでしょう。しかし、実際にはそうではありません。ホット・ループは、抵抗の小さいいくつかの相互接続によって構成されたQの高い共振回路です。その一端は、非常にインピーダンスが低い（キャパシタンスは大きい）電源に終端されます。もう一端は、図に示したように降圧用のMOSFETに接続されます。図3に示したのは、ホット・ループを簡略化した回路とそのシミュレーション結果です。数nHのインダクタとMOSFETのCds（400pFの低容量）が原因で、CISPRクラスBが対象とする周波数範囲内で共振が生じるとは思えないという方もいらっしゃるでしょう。しかし実際には、問題につながる共振が生じます。以下に列挙するような回路は、ノイズに関して最悪の状況を引き起こします。

• 共振回路の共振周波数がEMI規格の範囲に含まれている場合
• 共振時に短絡する（電流が最大になる）直列共振回路がインダクタンスの小さい電圧源で駆動される場合
• 共振周波数にかなり近い高調波成分を含む高電圧の方形波で駆動される場合。共振周波数の付近には常に高調波成分が存在します。
• 回路のQが高いため（実際の抵抗値が非常に小さい）、エネルギーが、すべて放射されるまでインダクタとコンデンサの間を行ったり来たりし続ける場合
• 同期制御されるMOSFETのボディ・ダイオードの容量が非常に大きく（Cdsより大きい）、その挙動が遅い場合、スイッチがターン・オンする際に非常に多くの初期電流が流れます。例えば、入力電圧が48Vの降圧コンバータでは、わずか1ナノ秒の間にボディ・ダイオードに48Vの電圧がかかる可能性があります。Cdsが400pF（同期制御されるMOSFETのボディ・ダイオードのインダクタンスと逆回復電荷は差し引く）である場合、初期電流は約20A（I = Cdv/dt）になります。この電流は、インダクタだけによって制限されます。

非常に多くの初期電流が流れると、回路の共振周波数に近い高調波には大きなエネルギーが含まれることになります。そのため、同じ降圧コントローラを使用して同じ周波数で動作させる場合でも、回路／基板の設計が異なれば、あらゆる個所で放射の問題が発生する可能性があります。放射が発生する場所は、直列LC共振回路がどこで短絡するのか、そして高調波にどの程度の電流成分が含まれるのかによって決まります。では、問題になる高調波を減衰させるにはどうすればよいのでしょうか。そのためには、スイッチング電源の基本周波数（DC/DCコンバータのスイッチング周波数）における電流量を低減する（電圧を下げる）方法や、基本周波数を下げる方法が有効です。また、共振周波数と比較してスルー・レートを低く抑えることも問題の改善につながります。図3の例の場合、問題を回避するために共振回路の共振周波数を高める方法が考えられます（それによりホット・ループの問題を解消できます）。共振周波数が高くなると、高調波成分ははるかに小さくなります（図4）。インダクタとコンデンサの値を小さくすれば、蓄積されるエネルギーの量が少なくなります。

程度ははるかに小さいものの、同じ問題はゲートのターン・オン回路でも発生します。同回路では、10Ωのゲート抵抗を追加することで問題を軽減できます。また、部品をより近くに配置することでインダクタンスを下げることが可能です。その結果、ループでは共振周波数が高くなり、問題がより緩和された状態になります。

基板上のDC電源システムは、低インピーダンスの伝送ラインを使用して構成する必要があります。この点には注意してください。伝送ラインのインピーダンスは √(L/C)に等しくなります。特性インピーダンスが低いということは、Lが小さくCが大きいということを意味します。この状態は、電源パターンとグラウンド・リターンの間の空間を小さくすることで実現できます。そのようにすることで、給電先となるすべての回路に対し、エネルギーを伝送するためのより太いパイプを提供できることになります。この構造では、導体が非常に近くにあるため外部磁場が非常に弱くなります。すべての磁場をより小さい体積に収める必要があることから、閉じ込められた磁場の方がはるかに強くなります。誘電体が薄いことから電場も強くなり、ポインティング・ベクトル（P= E×H）によって示されるように電力の流れも大きくなります。これを改善するにはどうすればよいのでしょうか。まず、基板の製造プロセスで対応するには限界があります。そこで現実的な改善策としては、電源プレーンとグラウンド・プレーンの多層ペアを使用して基板のインピーダンスを下げるしかありません。特性インピーダンスの高いラインは、依然として大量のエネルギーを移動させる可能性があることに注意してください。電圧と電流が同じレベルであれば、誘電体内の電場と磁場は小さくなります。そのため、上記の対策を行うためにはより大きな面積が必要になります。インダクタンスが大きいほど、蓄積されたエネルギーが変化する（負荷電流が多くなる）までの時間が長くなります。一方、容量の線間電圧は、この固定出力の電源ではまったく変化しませんでした。つまり、電力の流れを素早く変化させることに関して言えば、インダクタンスの小さいラインの方が柔軟性が高いということです。

本稿の冒頭に、一般的な基板レイアウトにおける課題を列挙しました。上述した例から、基板のレイアウトにそれらの不完全性が意図せず盛り込まれてしまう可能性がある理由がわかります。基板のレイアウトでは、レイヤを変更することに伴って伝送ラインが途中で分断されてしまうことになります。レイヤを変更することにより、ある長さ（ビアの距離）の伝送ラインが簡単に作り込まれるということです。その結果、グラウンド・スティッチング・ビアが隣接して配置されていない限り、リターン電流が近くに存在しなくなります。多層基板を使用する場合、設計上の妥協が必要になるケースがあります。具体的には、1つのグラウンド・プレーンを複数の信号レイヤで共有せざるを得なくなります。また、コンパクトな基板では、共通のグラウンド・プレーン上で長い距離にわたって平行な配線パターンが使われる可能性もあります。 

そうした場合には、様々な信号に起因する場が混ざり合い、干渉が生じてしまうかもしれません。ビアの例と同様に、マイクロストリップによる伝送ラインは、信号が伝搬する際、リーディング・エッジで磁場を隔離することはありません。そのため、基板の平面内でエネルギーが自由に放射されます。

まとめ

本連載のPart 1では、場を重視したレイアウト手法について説明しました。また、レイアウト戦略を支える基本的な理論について詳しく解説しました。今回の記事の冒頭では、一般的な基板レイアウトで生じるいくつかの課題を列挙しました。それらにより、EMIが増大したり、干渉が生じたりする可能性があります。今回の記事では、その理由について詳しく解説しました。それに向けた具体的な例として、基板上の相互接続に関連する伝送ラインと共振回路という2つの要素を取り上げました。レイアウトが不完全である場合、いずれかの原因によってEMIや干渉が引き起こされる可能性があります。回路に流れる電流量にかかわらず、回路において影響が及ぶ場所、関与している伝送ラインの数、回路の一部（スイッチング電源のホット・ループなど）に流れる大電流に依存して問題が生じてしまうかもしれません。その一方で、EMIと干渉に対処するための手法を適用すれば、外部で発生した場に対する基板の電磁感受性を改善することも可能になります。また、一般的に使用される回路の伝送ラインにわずかな変更を加えると、リアクタンス部品のみで構成される共振回路が形成されます。今回の記事では、その回路がどのようにして共振し、不完全性の弱点を突いてエネルギーが放射されるのかを明らかにしました。

Part 3では、基板の不完全性を可能な限り排除するためのレイアウト戦略について説明します。また、電力の供給を担う回路の例を取り上げ、複雑な基板において電力と信号を供給するための適切なレイアウト手法について解説します。

参考資料

Richard P. Feynman、Robert B. Leighton、Matthew Sands「The Feynman Lectures on Physics, boxed set: The New Millennium Edition（ファインマン物理学　ボックス・セット -新ミレニアム版）」Basic Books、2011年1月

Howard W. Johnson、Martin Graham「High-Speed Digital Design: A Handbook of Black Magic（高速デジタル設計 - 黒魔術のハンドブック）」PTR Prentice Hall、1993年4月

Ralph Morrison「Fast Circuit Boards: Energy Management（高速回路用のボード - エネルギーの管理）」John Wiley & Sons Publications、2018年1月

著者について