LTC6268

新規設計に推奨

超低バイアス電流の500MHz FET入力オペアンプ

データシート
製品セレクション・テーブル
製品モデル
9
1Ku当たりの価格
最低価格：$4.02
利用上の注意

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ･デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。


本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。

なお、日本語版のデータシートは基本的に「Rev.0」（リビジョン0）で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」（Rev.G）と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。
Viewing:

製品の詳細

  • 利得帯域幅積：500MHz
  • –3dBでの帯域幅（A = 1）：350MHz
  • 低入力バイアス電流：
    • ±3fA（標準、室温）
    • 4pA（最大、125℃）
  • 電流ノイズ（100kHz）：5.5fA/√Hz
  • 電圧ノイズ（1MHz）：4.3nV/√Hz
  • 超低入力容量：450fF
  • レール・トゥ・レール出力
  • スルーレート：400V/μs
  • 電源電圧範囲：3.1V～5.25V
  • 静止電流：16.5mA
  • 高調波歪み（2VP-P）：
    • –100dB（1MHz）
    • –80dB（10MHz）
  • 動作温度範囲：–40℃～125℃
  • シングル：8ピンSO-8、6ピンTSOT-23パッケージ
  • デュアル：8ピンMS8、3mm × 3mm 10ピンDFN 10パッケージ
LTC6268
超低バイアス電流の500MHz FET入力オペアンプ
20kΩ Gain 65MHz Trans-Impedance Amplifier 20kΩ TIA Frequency Response Product Package 1 Product Package 2 Product Package 3 Product Package 4
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成
質問する
サポート

アナログ・デバイセズのサポート・ページはアナログ・デバイセズへのあらゆるご質問にお答えするワンストップ・ポータルです。

ドキュメント

データシート 2

信頼性データ 1

ユーザ・ガイド 1

アプリケーション・ノート 1

技術記事 5

仕様に関するお知らせ 1

データシート

これは最新改訂バージョンのデータシートです。

さらに詳しく
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成

ツールおよびシミュレーション

LTspice 1

下記製品はLTspiceで使用することが出来ます。:

  • LTC6268
  • LTC6268-10

シグナル・チェーン・デザイナー – BETA版

シグナル・チェーン・デザイナーは、複雑な高精度シグナル・チェーンの構築、シミュレーションを行うために設計されたウェブベースのツールです。PCBを作成する前に、伝達関数、ノイズ、消費電力、入力範囲、DCエラーなど、回路の性能を確認できます。さまざまな部品やアーキテクチャを素早く試すことができます。シグナル・チェーンはLTspiceにエクスポートして更に解析を行うことができます。

ツールを開く

アナログ・フィルタ・ウィザード

アナログ・フィルタ・ウィザードを使用すれば、実際のオペアンプを使ってローパス、ハイパス、バンドパスのフィルタを数分で設計できます。設計プロセスを進めながら、理想的な仕様から実際の回路動作まで、フィルタ設計の特性を観察できます。ゲイン帯域幅、ノイズ、電源電流などのオペアンプ仕様のトレードオフをすばやく評価し、要件に最適なフィルタ設計を決定できます。

ツールを開く

アナログ・フォトダイオード・ウィザード

フォトダイオード・ウィザードを使用すると、フォトダイオードと接続するトランス・インピーダンス・アンプ回路を設計できます。ツールに含まれるライブラリからフォトダイオードを選択するか、カスタムのフォトダイオード仕様を入力してください。帯域幅、ピーキング（Q）、ENOB／SN比間のトレードオフをすばやく確認できます。回路パラメータを変更すると、パルス応答、周波数応答、ノイズ・ゲインのプロットですぐに結果を確認できます。

ツールを開く
LTspice

LTspice®は、無料で提供される強力で高速な回路シミュレータと回路図入力、波形ビューワに改善を加え、アナログ回路のシミュレーションを容易にするためのモデルを搭載しています。

 

評価用キット

eval board
schematic 1
schematic 2
schematic 3
schematic 4
schematic 5
DC2414A

Un-Populated Demonstration Circuit; Supports 3 Channels of LTC6268 & LTC6268-10/LTC6226X

今すぐ購入 詳細を表示

製品詳細

Demonstration Circuit 2414A has layouts for three channels of SOT-23 transimpedance amplifiers. Each of the three layouts applies different techniques achieving various parasitic feedback capacitances (CF). The upper channel, U3, assumes a low Transimpedance gain, has a parasitic CF of 0.1pF, and provides a footprint for an additional component CF in an 0402 footprint (C29). The lower channel, U1, assumes high transimpedance gain and was laid out to minimize CF, achieving approximately 7fF, although the real situation is more complex. The middle channel, U2, assumes a middle case. The outputs of the circuit are laid out for SMA edge connectors. The inputs consist of six pads per channel along the edge where a through-hole photodiode can be mounted, with provision for any photodiode pinout.
DC2414A
Un-Populated Demonstration Circuit; Supports 3 Channels of LTC6268 & LTC6268-10/LTC6226X
DC2414A Demo Board DC2414A Demo Board DC2414A Demo Board DC2414A Demo Board DC2414A - Schematic

最新のディスカッション

1 週前
Hello, I am experiencing a stability issue with the LTC6268IS6-10, even though I am following all the recommendations provided in the datasheet. My goal is to use the op-amp in a TIA (Transimpedance Amplifier) configuration (see Fig. 1) targeting high ban
3 週前
Unstabilty of the LTC6268 with unity gain
6 週前
i would like to know LTC6268-10's recommendation PCB layout for TIA.
EngineerZone®で関連するディスカッションを見る

最近表示した製品