お探しの製品ではありませんか
質問する
以下に質問を入力すると、アナログ・デバイセズのナレッジ・ベースからよくある質問の答えを見ることができます。
検索
その他のサポート
よく聞かれる質問（FAQ）
特長
- コア命令レート：100 MHz（10.5 ns）
- 2つの演算ユニットのSIMD動作を含み、命令を1サイクルで実行
- 570 MFLOPSピーク、380 MFLOPSの持続性能（FIRをベース）
- モジュロおよびビット反転アドレシング機能付きの2個のData Address Generators（DAG）
- EEE 1149.1 JTAG規格テスト・アクセス・ポートとオンチップ・エミュレーション
- 効率的なプログラム・シーケンシング機能を提供する、ゼロ・オーバーヘッドのループ処理と1サイクルのループ・セットアップ
- 400ボール27 x 27 mmメトリックPBGAパッケージ
- 単一命令複数データ（SIMD）アーキテクチャは2つの演算処理エレメントを提供、同時実行そしてADSP-2106x SHARC DSPファミリーとアセンブラ・レベルでコード互換
.svg?rev=fd385c90e2cf4716ae9a8c8d20e6b8e3&la=ja&h=24&w=24&hash=8FE198C1188D0BCB070397DC2E4811D6){kind=icon}
ADSP-21160N SHARC® DSPはADSP-21160の2つ目の繰り返し製品です。この製品は0.18ミクロンCMOSプロセスで製造され、その前の製品ADSP-21160Mより高性能で低消費電力になっています。ADSP-21160Nは、携帯性を簡素化するために、SISD（単一命令、単一データ）モードで、第一世代のADSP-2106x SHARC DSPとアプリケーション・ソース・コード互換になっています。プロセッサのSIMD（単一命令複数データ）機能を利用するには、いくつかのコードを変更する必要があります。ADSP-21160Nは、他のSHARCのように高性能DSPアプリケーションに最適化された32ビット・プロセッサです。ADSP-21160Nは100 MHzコア、デュアル・ポート・オンチップSRAM、マルチプロセシング支援付き統合型I/Oプロセッサ、I/Oのボトルネックを解消する複数の内部バスを内蔵しています。
ADSP-21160Nは単一命令、複数データ（SIMD）処理を取り入れます。2つの演算ユニット（ADSP-2106x SHARC DSPは1つ）を使用するので、ADSP-21160Nは様々なDSPアルゴリズムに関してADSP-2106xに対し性能を2倍にできます。
ADSP-21160NはDSPの集積のためのSHARCの業界最先端の規格を継承し、高性能32ビットDSPコアと集積化されたオンチップのシステム機能を結合しています。これらの機能には4Mビットデュアル・ポートSRAMメモリ、ホスト・プロセッサ・インターフェース、I/Oプロセッサが含まれており、14 DMAチャンネル、2個のシリアル・ポート、6個のリンク・ポート、外部パラレル・バス、外部部品不要のマルチプレシングをサポートします。
質問する
以下に質問を入力すると、アナログ・デバイセズのナレッジ・ベースからよくある質問の答えを見ることができます。
検索
その他のサポート
よく聞かれる質問（FAQ）
{{modalTitle}}
{{modalDescription}}
{{dropdownTitle}}
- {{defaultSelectedText}} {{#each projectNames}}
- {{name}} {{/each}} {{#if newProjectText}}
-
{{newProjectText}}
{{/if}}
{{newProjectTitle}}
{{projectNameErrorText}}
ADSP-21160N
資料
Filters
1つが該当
-
すべて
-
アプリケーション・ノート
-
データシート
-
製品ハイライト
-
プロセッサ・マニュアル
-
レガシー・エミュレータ・マニュアル
-
集積回路異常
-
ユーザ・ガイド
-
すべて
-
日本語
-
English
-
中国語
データシート
1
ADSP-21160M/ADSP-21160N: SHARC Digital Signal Processor Data Sheet (Rev.D)
アプリケーション・ノート
45
306 kB
製品ハイライト
2
1836 kB
1737 kB
プロセッサ・マニュアル
5
HTML
HTML
HTML
レガシー・エミュレータ・マニュアル
2
集積回路異常
1
ユーザ・ガイド
1
利用上の注意
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ･デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。
本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。
なお、日本語版のデータシートは基本的に「Rev.0」（リビジョン0）で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」（Rev.G）と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。
ドキュメント
データシート 1
ユーザ・ガイド 1
アプリケーション・ノート 36
EE-356: エミュレータ／評価ハードウェアのトラブルシューティング・ガイド CCES 対応版 (Rev.1)
EE-69: リンカー記述ファイルを使いこなす
EE-340: SPIによるSHARC®とBlackfin®間接続 (Rev.1)
EE-305: SHARC®プロセッサ採用システムのデザインとデバッグ (Rev.1)
EE-270: Extended-Precision Fixed-Point Arithmetic on SIMD SHARC® Processors (Rev.1)
EE-134: Writing C Compatible Assembly Code Interrupt Handlers for the SHARC® Family
EE-330: Windows Vista Compatibility in VisualDSP++ 5.0 Development Tools (Rev.1)
EE-69: Understanding and Using Linker Description Files on SHARC Processors (Rev.2)
EE-202: Using the Expert Linker for Multiprocessor LDFs (Rev.3)
EE-261: Understanding Jitter Requirements of PLL-Based Processors (Rev.1)
EE-140: Using the ADSP-21160 Serial Ports in Multi-channel Mode
EE-56: Tips and Tricks on SHARC® EPROM and Host Boot Loader (Rev.3)
EE-132: Placing C Code and Data Modules in SHARC memory using VisualDSP++™
EE-77: SHARC Link Port Booting
EE-177: SHARC® SPI Slave Booting (Rev.3)
EE-195: Moving from the ADSP-21160M SHARC® DSP to the ADSP-21160N SHARC DSP
EE-104: Setting Up Streams with the VisualDSP Debugger
EE-241: SHARC® DSPs to TigerSHARC® Processors Code Porting Guide (Rev.1)
EE-141: Benchmarking C Code on the ADSP-2106x and the ADSP-2116x Family of DSPs
EE-68: Analog Devices JTAG Emulation Technical Reference (Rev.10)
EE-112: Class Implementation in Analog C++
EE-284: Implementing Overlays on ADSP-21160 SHARC® Processors (Rev.1)
EE-191: Implementing a Glueless UART Using The SHARC® DSP SPORTs
EE-148: Introduction to SHARC® Multiprocessor Systems using VisualDSP++™
EE-106: Link Port Open Systems Interconnect Cable Standard
EE-323: Implementing Dynamically Loaded Software Modules (Rev.1)
EE-328: Migrating from ADSP-2106x/2116x to ADSP-2126x/2136x/2137x SHARC® Processors (Rev.1)
EE-267: Implementing In-Place FFTs on SISD and SIMD SHARC® Processors (Rev.1)
EE-223: In-Circuit Flash Programming on SHARC® Processors (Rev.2)
EE-110: A Quick Primer on ELF and DWARF File Formats
EE-332: Cycle Counting and Profiling (Rev.2)
EE-160: Examining ADSP-21160 Link Port Backward Compatibility to the ADSP-2106x Link Ports
EE-128: DSP in C++: Calling Assembly Class Member Functions From C++
EE-175: Emulator and Evaluation Hardware Troubleshooting Guide for VisualDSP++ Users (Rev.14)
EE-84: External Port DMA Modes of Operation for SHARC Processors (Rev.2)
EE-253: Power Bypass Decoupling of SHARC® Processors (Rev.1)
プロセッサ・マニュアル 4
製品ハイライト 1
集積回路異常 1
レガシー・エミュレータ・マニュアル 2
| 製品モデル | ピン／パッケージ図 | 資料 | CADシンボル、フットプリント、および3Dモデル |
|---|---|---|---|
| ADSP-21160NCBZ-100 |
400-Ball PBGA (27mm x 27mm)
|
|
- ADSP-21160NCBZ-100
- ピン／パッケージ図
-
400-Ball PBGA (27mm x 27mm)
- 資料
-
HTML
Material Declaration
-
HTML
Reliablity Data
- CADシンボル、フットプリント、および3Dモデル
-
Ultra Librarian
-
SamacSys
モデルでフィルタ
製品モデル
製品ライフサイクル
PCN
8 23, 2023
- 23_0004
Assembly Site Transfer of Select PBGA Products to ASE Kaohsiung (AEG)
7 14, 2021
- 20_0165
Assembly Transfer of Select PBGA Products to ASE Chungli (AET)
6 18, 2010
- 07_0093
Conversion to Laser Mark for all ADSPXXXX, ADSSTXXXX, and PC Audio Codecs Ink on Plastic Encapsulated Parts
ADSP-21160NCBZ-100
モデルでフィルタ
製品モデル
製品ライフサイクル
PCN
8 23, 2023
- 23_0004
Assembly Site Transfer of Select PBGA Products to ASE Kaohsiung (AEG)
7 14, 2021
- 20_0165
Assembly Transfer of Select PBGA Products to ASE Chungli (AET)
6 18, 2010
- 07_0093
Conversion to Laser Mark for all ADSPXXXX, ADSSTXXXX, and PC Audio Codecs Ink on Plastic Encapsulated Parts
ソフトウェアおよび製品のエコシステム
ソフトウェアおよびツール異常
評価用ソフトをお探しですか？ ここで見つけることができます。
評価用キット 1
EMULATOR-USB & HP USB ICE
USB-Based Emulator and High Performance USB-Based Emulator
機能と利点
- Full speed USB 1.1 interface enabling download speeds of up to 150 KB/Sec (ADZS-USB-ICE) or High speed USB 2.0 interface enabling download speeds of up to 1.5MB/sec (ADZS-HPUSB-ICE)
- Background Telemetry Channel (BTC) support enabling non-intrusive data exchange at up to 2.0 MB/sec (ADZS-HPUSB-ICE only)
- 1.8V, 2.5V, and 3.3V compliant and tolerant
- Support for all ADI JTAG processors and DSPs
- 5V tolerant and 3.3V compliant for 5V processors and DSPs
- Multiprocessor support
- 14-pin JTAG connector
- 3-meter USB cable for difficult-to-reach targets
- CE-certified
製品の詳細
The plug-and-play architecture of USB allows the emulators to be automatically detected and configured by the host operating system. It can also be connected to and disconnected from the host without opening the PC or turning off the power to the PC. A 3-meter cable is included to connect the emulators to the host PC, thus providing abundant accessibility to hard to reach targets.
The HP USB-based emulator also supports the Background
Telemetry Channel (BTC), a non-intrusive method
for exchanging data between the host and target
application without affecting the target system's
real-time characteristics.
Part Number:
USB-Based Emulator
Part Number: ADZS-USB-ICE
High Performance USB-Based Emulator
Part Number: ADZS-HPUSB-ICE
Tools Support:
Tel: 1-800-ANALOGD (262-5643)
Contact Support
For additional information, contact your local Analog Devices Sales Office or Distributor.
資料
ツールおよびシミュレーション 3
IBISモデル 1
IBISモデル
BSDLモデル・ファイル 1
SHARC プロセッサ ソフトウェア＆ツール
