お探しの製品ではありませんか
ADP5042: 0.8 A降圧スイッチング・レギュレータ、2ch 300 mA LDO、監視回路、ウォッチドッグ、マニュアル・リセット付きマイクロPMU (Rev.0)
データシートご利用上の注意質問する
以下に質問を入力すると、アナログ・デバイセズのナレッジ・ベースからよくある質問の答えを見ることができます。
その他のサポート
よく聞かれる質問(FAQ)
特長
- 入力電圧範囲:2.3 V~5.5 V
- 1つの0.8 A降圧リギュレータ
- 2つの300mA・LDO
- 20ピン4 mm × 4 mmのLFCSPパッケージを採用
- 初期リギュレータ精度: ±1%
- 過電流と過熱保護機能
- ソフト・スタート機能
- アンダー電圧ロックアウト
- スレショールド・モニタ付のオープン・ドレイン・プロセッサ・リセット機能
- 全温度範囲にわたって±1.5%のスレショールド精度 - VCC = 1 V のリセット出力有効を保証
- システム安全化のためのデュアルのウオッチドッグ
- ウオッチドッグ1:リセット制御
- ウオッチドッグ2:リセットとリギュレータのパワー・サイクルの制御
- 降圧電源の主な仕様
- 優れたトランジエント応答のための電流モード
- 3MHzの動作周波数
- 小型マルチレーヤ・インダクタおよびコンデンサの使用が可能 - モード・ピンによって強制PWMまたは自動PFM/PWMモードの選択が可能
- 100%デューティ・サイクルのLDOモード - LDOの主な仕様
- 低いVIN電圧範囲:1.7V~5.5V
- 1µFのセラミック出力コンデンサで安定動作
- 高いPSRR:1kHz/10kHzまで60dBのPSRR - 低い出力ノイズ:110µVrms(typ)@VOUT=2.8V
- 低いドロップアウト電圧:150mV@300mA負荷
- 接合温度範囲:-40°C~+125°C
ADP5042は、1つの高性能降圧レギュレータと2つのLDOを小型20ピンLFCSPパッケージに収めており、性能およびボード・スペースを満たす要求にミートしています。
降圧電源は高速のスイッチング周波数であるため、小型マルチレーヤの外付け部品の使用を可能とし、ボードスペースを最小化します。
MODEピンは、降圧動作動作モードを選択します。MODEピンがロジック・ハイのとき、降圧電源は強制的にPWMモードで動作します。MODEピンがローレベルに設定されると、負荷が公称値に近い状態の時、降圧電源はPWMモードで動作します。負荷電流があらかじめ決めたスレショールド以下に下がると、電源はパワー・セーブ・モード(PSM)で動作し軽負荷効率を改善します。
低い静止時電流、低いドロップアウト電圧、そして広い入力電圧範囲を備えたADP5042LDOは、携帯機器のバッテリの寿命を拡張します。2つのLDOは、低いヘッドルーム電圧で動作していても、10 kHzほどの高い周波数に対して60dB以上の電源電圧除去特性を維持します。
各リギュレータは、それぞれのイネーブル・ピンに高レベルを印加することで、対応する電源がアクティブになります。ADP5042は、ディフォルト出力電圧を工場でプログラムでき、広範囲のオプションに設定することができます。
ADP5042は監視回路を内蔵しており、マイクロプロセッサーベースのシステムにおいて、電源電圧レベルとコードの正確な実行をモニターします。これらは、またパワーオン・リセット信号を提供します。オン・チップのデュアル・内蔵ウォッチドッグ・タイマーは、マイクロプロセッサが予め設定されているタイムアウト期間内にリセットできない場合に、マイクロプロセッサまたはシステムのパワー・サイクルをリセットすることができます。
ADP5042: 0.8 A降圧スイッチング・レギュレータ、2ch 300 mA LDO、監視回路、ウォッチドッグ、マニュアル・リセット付きマイクロPMU (Rev.0)
データシートご利用上の注意質問する
以下に質問を入力すると、アナログ・デバイセズのナレッジ・ベースからよくある質問の答えを見ることができます。
その他のサポート
よく聞かれる質問(FAQ)
{{modalTitle}}
{{modalDescription}}
{{dropdownTitle}}
- {{defaultSelectedText}} {{#each projectNames}}
- {{name}} {{/each}} {{#if newProjectText}}
- {{newProjectText}} {{/if}}
{{newProjectTitle}}
{{projectNameErrorText}}
利用上の注意
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。
本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。
なお、日本語版のデータシートは基本的に「Rev.0」(リビジョン0)で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」(Rev.G)と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。
ドキュメント
ソリューション・カタログ 1
製品モデル | ピン/パッケージ図 | 資料 | CADシンボル、フットプリント、および3Dモデル |
---|---|---|---|
ADP5042ACPZ-1-R7 | 20-Lead LFCSP (4mm x 4mm w/ EP) |
|
|
ADP5042ACPZ-2-R7 | 20-Lead LFCSP (4mm x 4mm w/ EP) |
|
- ADP5042ACPZ-1-R7
- ピン/パッケージ図
- 20-Lead LFCSP (4mm x 4mm w/ EP)
- 資料
- HTML Material Declaration
- HTML Reliablity Data
- CADシンボル、フットプリント、および3Dモデル
- Ultra Librarian
- SamacSys
- ADP5042ACPZ-2-R7
- ピン/パッケージ図
- 20-Lead LFCSP (4mm x 4mm w/ EP)
- 資料
- HTML Material Declaration
- HTML Reliablity Data
- CADシンボル、フットプリント、および3Dモデル
- Ultra Librarian
- SamacSys
モデルでフィルタ
製品モデル
製品ライフサイクル
PCN
2 6, 2017
- 16_0234
Assembly Transfer to ASE Korea and Test Transfer to STATS ChipPAC Singapore of Select LFCSP Parts.
ADP5042ACPZ-1-R7
製造中
ADP5042ACPZ-2-R7
製造中
8 6, 2014
- 13_0230
Assembly and Test Transfer of Select 3.5x3.5, 4x3, 4x4, and 5x5mm LFCSP Products to STATS ChipPAC China
ADP5042ACPZ-1-R7
製造中
ADP5042ACPZ-2-R7
製造中
5 23, 2012
- 10_0047
TSMC Fab 10 Qualification for LD20 Process
ADP5042ACPZ-1-R7
製造中
ADP5042ACPZ-2-R7
製造中
モデルでフィルタ
製品モデル
製品ライフサイクル
PCN
2 6, 2017
- 16_0234
Assembly Transfer to ASE Korea and Test Transfer to STATS ChipPAC Singapore of Select LFCSP Parts.
ADP5042ACPZ-1-R7
製造中
ADP5042ACPZ-2-R7
製造中
8 6, 2014
- 13_0230
Assembly and Test Transfer of Select 3.5x3.5, 4x3, 4x4, and 5x5mm LFCSP Products to STATS ChipPAC China
ADP5042ACPZ-1-R7
製造中
ADP5042ACPZ-2-R7
製造中
5 23, 2012
- 10_0047
TSMC Fab 10 Qualification for LD20 Process